基于FPGA的移動通信中卷積碼編碼器設計 作者： 時間：2012-06-18 來源：網絡 加入技術交流群 掃碼加入和技術大咖面對面交流海量資料庫查詢 收藏 <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=88&cb=INSERT_RANDOM_NUMBER_HERE&n=a635e61e' border='0' alt='' /></a> <a target='_blank'><img src='https://ad.eepw.com.cn/www/delivery/avw.php?zoneid=87&cb=INSERT_RANDOM_NUMBER_HERE&n=a576c0a2' border='0' alt='' /></a> 3 卷積碼編碼器仿真3．1 功能仿真 仿真前設置輸入信息序列Convolutionbit-in=“1101001001”，對應時鐘為400 ns。圖3為(2，1，9)卷積碼，碼發生器函數是：g0=(111101011)，g1=(101110001)的理論編碼結果。卷積編碼器VHDL功能仿真波形如圖4所示。本文引用地址：http://www.104case.com/article/154639.htm 比較卷積碼編碼器的理論結果(見圖3)和功能仿真圖(見圖4)，仿真結果與理論計算完全一致。 上一頁 1 2 3 4 下一頁
加入技術交流群
評論