一種時延設計方法與DSP實現
加入技術交流群
設定一個輸入信號x(n)包含f1=6．25 MHz和f2=10 MHz的信號，采樣頻率fs=25 MHz，要使信號多徑時延精度達到1 ns，就要選擇內插倍數為40倍。設計一個最高頻率10 MHz的低通濾波器，得出含濾波器長度N=800的濾波器系數。將這些系數分為40個子濾波器參數組，每組中含有20個濾波系數，分別依次取子濾波器參數組組名為Group1，Group2，…，Group40。當信號需要延時5 ns時，通過內插后則需要5個采樣樣點延遲時間，然后再進行抽取實現。在DSP中算法的實現，是將包含f1=6．25 MHz和f2=10 MHz輸入信號通過相對應的Group5子濾波器進行FIR卷積。在DSP系統的硬件仿真結果中可以得出輸入輸出信號時域波形圖及其頻譜圖。圖4是輸入、輸出信號時域波形比較圖。本文引用地址：http://www.104case.com/article/152292.htm
從圖4可以看出，在輸入信號x(n)經過40倍內插濾波器濾波，并進行40倍抽取實現后的輸出信號與輸入信號有著相同的時域波形，并且輸出信號時域波形相對輸入信號時域波形出現了相應的延時。
圖5為輸入、輸出信號的頻譜圖。
在原始采樣頻率fs為25 MHz下，輸入信號x(n)經過40倍內插濾波器濾波并進行40倍抽取實現后，對輸入輸出進行頻譜分析，可以得出輸出信號的采樣頻率仍是25 MHz，并含有兩個頻率信號，其一信號頻率f1=6．25 MHz，另一信號頻率f2=10 MHz。從而得出輸出信號頻譜與輸入信號頻譜是吻合的，如圖5所示。
3 結語
提出了一種實現時延的方法。可以選用大容量存儲器作大尺度的延時處理，并選用DSP作插值算法做高精度的小尺寸的延時算法處理。結合軟件無線電思想中的內插和抽取技術，重點介紹高精度、小尺寸的信號延時處理方法。它具有DSP處理時間周期短，節省DSP數據存儲空間，時延精度高等特點。用實驗板SEED-DEC6416進行硬件仿真。試驗結果表明，設計結果基本達到要求，該方法的實現過程是可行的。
評論