用DSP實現抖動(Jitter)測量的方法

以下是用模擬方法測試抖動的缺點：

*時鐘恢復限制了抖動測量的帶寬;

*時間恢復由于自由運行頻率的偏移引入了抖動噪聲;

*大動態范圍要求大頻率分割,導致產生了起出相位探測器范圍的低頻脈沖,進一步限制了測量的帶寬;

*模擬電壓受制于由噪聲和寄生電容產生的負面影響;

*模擬電壓的范圍受制于電源電壓的范圍;

*基準恢復由于其帶寬小獲得鎖相很慢。

隨著DSP技術、ADC應用技術和ASIC技術的發展,抖動分析跟隨著科技從模擬到數字的轉變進程,發展了基于數字分析的抖動測量方法。基于數字的抖動分析方法有先進得多的特性,能使工程師們為下一代設計的測試和分析作更充分的準備。

下面圖2給出了基于數字分析的抖動測量方法的原理框圖。這里的目標是將每個NRZ沿用二進制數作時間標記,其中計數器最低位（LSB）權值就是時間間隔分辨率。時間間隔計數器完成時間標記功能,通過數字處理標記出抖動大小,再經過數字濾波器提供抖動測量所需的高通和低通濾波。在濾波過程中,可實現分辨率中兩個最佳位。抖動得到進一步的處理以檢測峰峰值、真有效值或其它參數,比如頻譜容量。

數字化的抖動測量有以下幾個優點：

*具有更寬的帶寬和更低的噪聲,因為它不需要時鐘恢復。

*具有更寬的帶寬和更光滑的頻率響應,因為數字相位探測器將每個NRZ沿以時間標記（不需要對模擬脈沖作平均處理）。

*具有更低的抖動噪聲,因為數字時間標記不受噪聲的影響。

*增益誤差率只有0.01%,因為信號處理是完全數字化的。

*動態范圍超過4000UIp-p,同時保持0.01UI的分辨率。

*測量時沒有延時,因為不使用鎖相環信號去獲取時鐘。

數字式抖動測試儀的研制

數字式抖動測試儀的基本要求是完成對2.048MHz的鎖相時鐘進行相位抖動測試,具體要求按ITU-TG.823建議執行。設計方案采用數字方法測試抖動。數字抖動測試方法中關鍵的就是計數器的設計,本設計選用的計數器的計數時鐘頻率為100MHz。但是為了保證測試抖動的精度要求,對于100MHz記數產生的誤差信號,專門設計了誤差脈沖展寬電路,以提高測試精度。圖3給出了數字式抖動測試儀的功能框圖。