如何讓微控制器性能發揮極限
加入技術交流群
如何獲得更高的精度
下面以一個電源管理任務在驅動電機等大負載時實現交流電源效率的最大化為例，來說明固定性如何影響精度。因為大部分可用能量都在電壓處于峰值并與電流同相時供應，所以這時系統的電流消耗量應該最大。反之，電壓越接近零（即過零點），可用電能就越少，而效率也越低。利用功率因數校正（PFC），通過接入和斷開大電容，調節負載保持交流電流和電壓同相，便可以提高功效。
比較器一般用于過零檢測，當電壓下降至設定閾值以下或上升至閾值以上時，比較器便會接通。相對于使用比較器觸發中斷并驅使CPU開關電容的情況，事件系統可以把比較器事件直接發送到定時器/計數器輸出，無需CPU干預即可控制開關。
低優先權任務（如PFC）的中斷延時可能需要數千個周期，而具體延時取決于有多少個優先權更高的中斷同時發生。延時較大意味著電容會晚于最佳時刻開關，這會顯著降低總體效率。相比之下，事件路由的延時最多兩個周期。
當把上面的數字跟微控制器的時鐘頻率一同考慮時，便會發現如果微控制器的時鐘頻率為32MHz，一個雙周期延時所引入的誤差其實微不足道（2/32M）；而數千個周期的延時則可能大大影響高頻任務（它們本身也需要每隔數千周期才會被處理）的精度。值得注意的是，若中斷是由優先權較高的任務發出的，該延時可能降至50個周期左右。不過，這樣一來會導致根據精度要求而不是根據系統功能的重要性來分配優先權，而且這只是把缺乏固定性引起的誤差轉移給了其它任務而已。
更高的精度在產生信號時也起著關鍵的作用，這里所指的并非單純的信號采樣。以創建100kHz波形為例，利用中斷，波形的精度將受相對于信號速率的可變延時的影響，并根據任務切換和已堆積的其它中斷數量而變得稍慢或稍快。注意，當波形平均而言準確時，在許多情況下，影響只來自是兩個連續樣本之間的相對差異。
高頻信號處理
在大量嵌入式應用中，信號產生成為了一個越來越普遍的任務。信號用于產生聲音、管理電壓轉換調節器、控制工業應用中的致動器，以及實現無數其它功能。信號的頻率越高，采用中斷時CPU上的負荷就越大，其他任務延時增加的可能性也越高。
對于發生頻率較高的事件而言，CPU負荷是一大考慮因素。例如，高速傳感器必須在下一個樣本準備好之前進行采樣，以防丟失數據。以一個流量計多軸定位系統或一個擁有每秒采集200萬個樣本采樣速度的快速精確測量能力的儀表系統為例，單是采集樣本，每秒便消耗了數十到數億個周期。而若采用一個事件系統和DMA控制器，所有這些周期都可從CPU卸載，而且這些樣本還會被實際處理，而不是簡單地緩存。即使只是一個僅需要50個周期來完成、需要任務切換支出的簡單任務，也能夠從CPU卸載一億個周期。鑒于這個原因，許多系統都使用獨立的微控制器來管理各個高頻傳感器或電機。
對于頻率較高的任務，事件系統和DMA控制器還能夠實現以下事項：
精確的時間戳（(time-stamping)：為采樣加上時間戳讓開發人員能夠使信號更好地與外部事件同步。在雙周期延時的情況下，時間戳遠比標注中斷更精確，并可省去后者達數千個周期的延時。
過度采樣：提高傳感器分辨率的其中一個方法是過度采樣。譬如，把計數器除以16，可以使采樣樣本數目增加到16倍，從而提高傳感器的總體精度。由于CPU沒有直接參與樣本的采集和存儲，故有可能出現過度采樣，而無太多懲罰。
動態頻率：某些應用只在某些時間或特定工作條件下才需要較高的感測精度。例如，水表在水流速度快速變化時，采樣頻率會較高；而在流量被切斷或流速穩定時，又回復正常頻率。采樣頻率不但易于調節，而且還不會影響即時響應能力。
降低堆棧大小：減少并行中斷數目的另一個好處是能夠維持較小的堆棧。由于每一個中斷都必須通過在堆棧中增加數十個寄存器來執行環境信息保存，因此消除了好幾個環境保存層，顯著減低所需堆棧的大小，這將讓應用能夠使用更少的RAM存儲器。
抗擴展能力：鑒于不同微控制器支持的外設數目不同，同一應用的中斷數目可能隨產品價格而各有不同。即便使用同一個微控制器系列，支持更多功能的較高端系統會有更多的中斷，降低了總體固定性。因此，把設計移植到集成度更高的微控制器，可能會影響信號延時乃至采樣和輸出的精度。
實現簡易軟件改變：由于事件處理減少了CPU干預，所以系統可在不會影響實時響應的情況下實現軟件改變。即便需要更多的CPU時間來處理額外的功能，事件處理和響應時間也將完全相同。否則，就很難在產品使用壽命期間為即時應用實現軟件的改變。
自主控制
一個嵌入式微控制器可能要執行無數個任務來降低功耗、提高精度以及改善用戶體驗，而許多這類任務只不過是監控或是檢測單個數值。例如電池監控器進行監測，直至電壓降至某個數值以下。然后，系統就觸發關斷操作，在仍有足夠電量時保存應用數據。
提升用戶體驗常常是許多消費類產品的主要賣點。例如，事件系統能夠加快系統對喚醒按鍵或外設輸入的響應速度，在兩個周期內就可以做出反應。如果與采用中斷的響應性比較，由于中斷需要系統返回到工作模式，因此就降低了能效。基于這個原因，開發人員常常延長定時器的時間間隔，以致降低了響應性。
若利用中斷，對于CPU處理能力而言，執行這類任務的成本太高，而且會增加延時，降低固定性。而采用事件系統和DMA控制器，開發人員就能夠避免CPU執行這些功能。這不僅可減少系統必須管理的中斷數量，而且還能簡化任務的實現和管理。
例如，在一個在特殊工作條件下向用戶發出警示信息的應用中，預先設置的聲音文件可以存儲在緩存中，再利用DMA通過適當的外設饋入到揚聲器，而利用定時器，事件系統就可以確保44,056KHz的準確數據率。此外還有一個額外的好處，因為頻率準確且穩定，聲音保真度也得以提高。從性能角度來看，只要配置了DMA和事件系統，CPU就完全不用干預播放任務了。
說這些任務變得更“自由”可能顯得有點夸張。不過，以這種方式執行這些任務，的確使其能夠適用于更寬范圍的應用。協處理器、DMA控制器和事件系統的結合能夠釋放控制器，讓它只進行信號處理，而不必把大部分資源消耗在信號的周期密集型采集工作上。因此，CPU得以保存大部分處理能力進行信號處理。這樣一來，就可以利用單個控制器管理多個高頻任務。這也簡化了系統設計，使用戶能夠以更低的成本在單個微控制器上執行更多任務，更容易實現多個信號之間的互連性，并提高能效。
對許多應用來說，能否支持多個任務可成為一項重要的產品差異化指標。例如，采用了DMA控制器和事件系統的電機控制應用，就能夠使微控制器釋放出足夠的資源，使開發人員能夠以在不增加系統材料成本的條件下實現PFC等先進功能。
除了通過卸載中斷來提高微控制器的性能和能力之外，事件系統還能夠把功耗最低降至1/7（具體數字取決于應用）。表2所示為一個需要每秒120萬周期的應用的功率相關數據。在12MHz時，微控制器只有10%的時間在工作模式下，其余時間都處于待機模式。執行DMA控制器和事件系統可以卸載大量CPU每秒必須執行的周期數，使微控制器進入閑置或睡眠模式。鑒于工作模式下的耗電量遠大于閑置睡眠模式下的，就算工作模式只出現少許百分比變化，所能節省的功率也可以是相當可觀的。
表2 一個需要每秒120萬周期的應用的功率相關數據
總結
架構方面的改進提高了CPU的總體能力，使得嵌入式微控制器系統性能不斷提升。協處理器能夠從CPU卸載已詳細定義的計算密集型任務，DMA控制器可把整個系統的數據移動任務從CPU中解放出來，而事件系統可解決有關多個由頻率觸發中斷的瓶頸問題。通過減少系統必須處理的并行中斷的數目，開發人員能夠提高系統固定性，從而降低延時，提高信號的分辨率和精度，改善穩定性和可預測性，并增強系統可靠性。這樣一來，設計人員不但使用單個微處理器就能夠執行以往需要多個微控制器才能完成的工作，而且還可降低系統的成本和功耗。
評論