高速DSP串行外設接口設計

　　4種不同的時鐘方式能根據外設需要，能夠提供相對應的傳輸協議來完成數據的傳輸工作。它們之間沒有優先級．SPI線上的主從設備必須根據具體情況設置匹配的傳輸時序模式．時序只有匹配擻據傳輸才能正常進行。如果設置的不匹配．可能導致數據接收方和發送方在同一個時鐘沿作用．導致數據輸出失敗。

　　圖2是CPHA=0時的數據傳輸時序．它同時包含了CPOL=0和CPOL=1的情況，當CPOL=O時，要傳輸的數據在時鐘信號沒有延時且上升沿出發送，在時鐘信號下降沿處接收數據。當CPOL=1時，同樣在沒有延時的情況下傳輸，不同的是下降沿發送數據，上升沿接收。圖3是CPHA=1時數據傳輸時序。與圖2相似，但采樣時刻延遲了半個周期。

　　圖2 CPHA=0是SPI總線數據傳輸時序

　　圖3 CPHA=1時SPI總線數據傳輸時序

　　3 SPI硬件設計

　　寄存器在SPI中起著決定性的作用．無論是在微控制器接口，還是SPI控制接口，寄存器在數據傳輸和控制方面都是主要的組成部分。而寄存器最基本最重要的單元是觸發器．只有改善觸發器的結構，才能提高整個SPI接口的性能。

　　有的串行接口設計中采用B結構的觸發器設計，這些結構里應用的是一種簡單的MOS管做開關．雖然MOS管做開關有功耗低，占面積小的優點。但要提高它的電路工作頻率．開關速度，制作丁藝卻是越來越困難。而且如果輸入信號不強．就很可能出現信號倒流，這就需要一個較高電壓來控制開關。這也不利于數據傳輸和降低功耗等等。

　　為了解決由MOS管做開關時引起的種種難題．來實現在TMS320LF2407串行接口中的信息傳遞的高速率。本設計綜合考慮速度、工作電壓、噪聲容限等因素的影響．采用了一種新穎的觸發器結構(圖4A部分)，本文接口電路中大都采用了該觸發器的電路設計，工作電壓降低到3.3V，大大降低了整體功耗；在開關方面采用了三態門，有效的防止了信號倒流，實現了信號傳輸的穩定；添加了一個反饋信號，在需要的時候．能夠把所需反饋信號再次輸入；同時加快r開關速率，帶負載的能力也增強。

　　圖4 A、B兩種觸發器比較

　　4 RTL級設計

　　隨著數字系統設計的復雜性不斷增加，在設計初期指定有效的設計策略對于整個設計是至關重要的。行為描述方式是對系統數學模型的描述。它包括RTL、算法級、系統級的描述。RTL是指通過描述寄存器之間數據流動來描述數字電路系統，是一個數據流的概念．寄存器與寄存器之間的數據處理由組合邏輯完成。RTL級是Verilog較高抽象層次，在這個抽象層次上，模塊可以根據設計的算法來實現．而不用考慮具體的實現細節。