基于DSP與FPGA的跟蹤伺服運動控制
加入技術交流群
DSP的功能主要通過軟件實現，在此主要實現接收上位機指令，完成位置環和速度環反饋的雙閉環控制算法，以及速度的PID調節，產生PWM輸出。由于實際工作環境較為復雜，所以選用了抗干擾能力強的CAN總線作為與上位機的通信方式，TMS320F2812內部集成了一個eCAN模塊，只需增加相應的CAN收發器外圍電路就可以實現通信。根據系統采樣頻率調整事件管理器的定時器，控制寄存器的控制字來設定PWM工作方式和頻率，通過調整比較寄存器的數值來改變PWM的占空比，根據功率驅動電路的驅動芯片來設置死區控制寄存器的數值來調整死區時間，通過專用的PWM輸出口輸出占空比可調的帶有死區的PWM信號[7]。
將DSP片上集成的多通道緩沖串口配置成SPI模式,與FPGA內部的SPI模塊完成數據交換,從而完成DSP對FPGA的控制。此時DSP上的Mcbsp為SPI通信的主機，FPGA內部的SPI模塊為從機，從FPGA讀取數據時，只需向從機發送偽數據。這種通信方式避免了占用大量的DSP I/O口資源，速度快，出錯率小。
由于TMS320F2812內部集成的12位高速A/D轉換器只能輸入電壓范圍在0～3 V以內的模擬信號，因此需要對輸入的雙極性電壓信號進行處理，具體電路如圖2所示。為了提高A/D采樣精度，需要進行軟件校準，基本思想是通過采樣已知電壓信號來確定偏差。本文引用地址：http://www.104case.com/article/151924.htm
2.2 FPGA模塊
FPGA選型時綜合考慮片上邏輯單元、用戶I/O口數量以及功能擴展的需要，根據前期仿真結果選用Altera公司的CycloneⅡ系列的EP2C8Q208C8，它具有8 256個邏輯單元，138個用戶I/O，36個M4KRAM和2個鎖相環，內核電壓只有1.2 V，具有低成本、低功耗的特點[8,9]。由于FPGA具有高速并行處理能力，所以保證了系統的同步性[10]。它的I/O口支持3.3 V LVTTL電平，與DSP管腳電平兼容，因此不用進行電平轉換，可直接連接，使用方便。
FPGA模塊主要完成伺服控制器的邏輯接口功能，并可以擴展通用I/O口數量，方便功能擴展。在此主要實現4個模塊：串行通信接口模塊、SPI模塊、D/A接口模塊和中斷控制模塊。其中SPI模塊配置成從機工作模式，與DSP的Mcbsp配合完成DSP與FPGA的數據交換。各模塊獨立并行工作，并由頂層控制模塊統一協調控制，具有速度快、可移植性好的特點。
2.3 D/A轉換器模塊
根據轉換通道數、精度和轉換速度，D/A轉換芯片選擇BURR-BROWN公司的DAC7614。它是12位串行數模轉換器，4路模擬輸出，功耗只有20 mW，單次轉換建立時間10 μs[10]。
評論