語音信號的A律編解碼的DSP實現

摘要：本文介紹了G．711標準的A律壓縮算法的基本原理，設計出了A律編解碼的軟件流程框圖，在以TMS320VC5416為處理器的硬件開發平臺上實現了語音信號的A律壓縮解壓算法，并給出了C54x的匯編語言程序。
關鍵詞：數字信號處理；語音編碼；G．71l；A律

0 引言
語言壓縮技術既節省了存儲時所占用的存儲空間，又減少了傳輸時所占用的帶寬，而快速發展的數字信號處理(DSP)技術使得實時實現各種復雜的語音壓縮算法成為可能。
國際電信聯盟(ITU)1972年制定出來的一套語音壓縮標準稱為G．7ll，主要用于公用電話網。它用脈沖編碼調制(PCM)對語音信號采樣，采樣率為8kHz，比特率為64kb／s。該標準下主要有兩種壓縮算法，一種是μ律，另一種是A律。其中歐洲和中國等國家采用A律壓縮算法，美國和日本等國家采用μ律壓縮算法。

1 A律壓縮算法簡介
A律編碼的數據對象是12位精度的二進制數，它保證了壓縮后的數據有5位的精度并存儲到一個字節(8位)中。A律符合下式的對數壓縮方程：

式中，x為歸一化的輸入語音信號，y為壓擴后的歸一化輸出信號，A為壓縮參數取值。由于該方程是一條連續的光滑曲線，物理上實現比較復雜。在實用中一般用13段折線近似該曲線，此時選擇AA=87．6。對PCM信號，一般地，輸入的模擬語音信號經過低通濾波、放大和限幅后，然后進入A／D轉換器編碼，常用的編碼方法有2的補碼和折疊二進制碼兩種。表l是A律壓縮編碼規律表，其中只給出了在抽樣值為正值時，A／D轉換器輸出的12位二進制數(補碼)是如何壓縮成8位二進制數的。

2 A律算法的硬件構成
采用合眾達電子的SEED-DEC5416嵌入式DSP開發板作為實現A律算法的硬件開發平臺，其系統結構原理如圖1所示。主處理器選擇的是1 6 bit定點DSP芯片TMS320vC5416，語音信號經過差分運算放大后送入ADC進行模數轉換，采樣率為8kHz，量化位數為12bit，轉換后的數據送入McBSP，然后對McBSP中的數據進行壓縮編碼，壓縮后的數據送入'C5416內部的DARAM保存，還可以直接解壓后經McBSP送DAC，數模轉換后再送入功放模塊驅動揚聲器發聲。其中，McBSP與ADC／DAC之間的數據交換是靠ADC／DAC提供的移位信號和幀同步信號實現的。