新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > FPGA時序收斂

        FPGA時序收斂

        作者: 時間:2010-10-08 來源:網絡 收藏

          

        程序

          某些設計采用單個主時鐘的分割版本來處理反序列化數據。以下 VHDL 代碼(nibble_proc進程)舉例說明了按系統時鐘頻率的四分之一采集的數據。

          

        程序

          

        程序

        關鍵詞: 收斂 時序 FPGA

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 和静县| 夏河县| 福安市| 湟中县| 仪陇县| 咸丰县| 大庆市| 枝江市| 侯马市| 南漳县| 贵定县| 稷山县| 遂川县| 固始县| 四会市| 开江县| 松桃| 林西县| 灯塔市| 五台县| 新建县| 长宁县| 邵阳县| 连江县| 胶南市| 庆安县| 曲阳县| 中宁县| 宜春市| 扎赉特旗| 哈巴河县| 田林县| 淮北市| 大名县| 肇庆市| 正定县| 辰溪县| 乐至县| 广宗县| 辽宁省| 灵山县|