ARM和DSP設計的地震加速度信號處理系統

解調輸出信號：

結合式(1)和式(3)即可求出加速度a(t)．

3 信號處理的硬件實現

信號處理子系統的原理框圖如圖3所示。

以ARM(選用飛利浦公司的LPC2214)和DSP(Ti公司的TMS320VC5402)為核心，外擴信號調理、A／D采集、網絡控制及液晶顯示模塊．以ARM作為系統控制中心，控制A／D轉換器進行地震加速度已調信號的采集，經DSP的HPI接口將數據存儲到DSP內部RAM 中．完成解調信號的網絡傳輸控制、實時顯示以及TMS320VC5402的HPI引導裝載．而DSP主要進行信號運算，完成解調和FFT頻譜分析．

LPC2214控制器片內有16 kbits RAM和256 kbitsFLASHl 31．為了便于系統升級，擴展了128 kbits的外部RAM 和2 Mbits的外部FLASH．由于DSP要對大量的數據進行運算，而內部RAM 空間有限且還要用于存放上電復位后的boot loader程序，所以擴展128 kbits外部RAM．

LPC2214有bank。 bank 4個外部存儲器組，而對于圖3中的系統設計，ARM擴展的存儲器或外部I／O器件有6個．所以利用片選信號CS3、地址線A23、A22、A21和一片138譯碼器進行地址空間細分，此片外存儲器或I／O 器件屬于bank，組， 所用地址為0x83000000～0x83ffffff。

3．1 信號調理及A，D采集電路

信號調理最主要目的是為了去除信號中的噪聲，使被測電壓范圍和AD采樣范圍相匹配以提高采樣精度．本系統選用Anolog Device公司的ADA4861—3專用放大芯片．該芯片集成了3路放大器．采用單5 V供電．通過調節外接電阻的阻值可以獲得1～1 900的放大增益，輸出具有良好的線性度和溫度穩定性．由于放大電路集成在芯片中．故減少了噪聲的引入．

選擇MD芯片主要考慮的性能指標有分辨率、轉換速率、輸入通道數、信噪比、輸出接口等參數．因為所采集的加速度信號頻率在1 kHz以內．．根據奈圭斯特定理采樣頻率 >2 kHz就能無失真地恢復原信號，輸入信號有3路，綜合考慮以上因素本系統選用Anolog Device公司生產的AD7655芯片．該芯片支持4路輸入(INA1、INA2、INB。、INB2)，轉換位數達16位，1MSPS的轉換速率，單電源+5 V供電，串／并口輸出方式，雙通道同步采樣．采樣由A。引腳電平控制，A0=0，INA1／INB1采樣同步；A o=1，INA~NB2采樣同步問．參考電壓 面接2．5 V，分辨率為2×VREF／655 36，約為76-3 V．