基于DSP 的電壓閃變監(jiān)測系統(tǒng)設(shè)計與實現(xiàn)
加入技術(shù)交流群
2 間接解調(diào)法誤差分析及修正
對采樣后計算得到的電壓均方根值序列Ui(n)進(jìn)行頻譜分析時，由于FFT 存在頻譜泄露和柵欄效應(yīng)，從而導(dǎo)致頻譜分析得到的閃變信號幅值產(chǎn)生較大的誤差，影響Pst的計算精度。調(diào)幅系數(shù)ΔUn = 10%，不同頻率fn的閃變信號經(jīng)過FFT 運(yùn)算后得到的計算值如表1 所示。可以看出，不同頻率的閃變信號經(jīng)過FFT 運(yùn)算后幅值都產(chǎn)生衰減，而且隨著頻率的增加衰減更加嚴(yán)重。
表1 調(diào)幅系數(shù)ΔUn = 10% 對應(yīng)的計算值.
調(diào)幅系數(shù)ΔUn = 10% 對應(yīng)的計算值
為了補(bǔ)償FFT 計算結(jié)果造成的幅值衰減，根據(jù)間接解調(diào)法提出衰減因子定義如下:
為了得到各個頻率的衰減因子，重復(fù)計算30 個波形，每次僅計算一個頻率成分，分別為: fn = 1，2，…，30 Hz，ΔUn = 10%;為了補(bǔ)償FFT 運(yùn)算造成的幅值衰減，定義修正因子如下:
經(jīng)過計算后，衰減因子和修正因子的曲線圖如圖1 所示。
衰減因子和修正因子曲線圖
圖1 衰減因子和修正因子曲線圖
修正后的幾個不同頻率的調(diào)幅系數(shù)如表2 所示。可以看出，修正后的調(diào)幅系數(shù)非常接近給定值，大大減少電壓閃變幅值的衰減。
表2 調(diào)幅系數(shù)ΔUn = 10%對應(yīng)的計算值和修正值
調(diào)幅系數(shù)ΔUn = 10%對應(yīng)的計算值和修正值
3 系統(tǒng)架構(gòu)設(shè)計
3. 1 硬件架構(gòu)設(shè)計
系統(tǒng)硬件設(shè)計是以TMS320F2812數(shù)字信號處理器為核心加上14 位雙極性高分辨率的A/D轉(zhuǎn)換器(MAX125) 和CPLD(EPM7128) 作為協(xié)處理器的基本架構(gòu)組成。具體的硬件原理框架如圖2 所示。
經(jīng)過信號放大、抗混疊濾波的電壓信號輸入到MAX125 進(jìn)行模數(shù)轉(zhuǎn)換，根據(jù)采樣保持定理采樣頻率必須大于等于2 倍的信號頻率才能保證信號處理的完整性，因此，在A/D 轉(zhuǎn)換前要設(shè)置信號的采樣頻率。調(diào)理后的信號過零比較后，送DSP 進(jìn)行頻率捕捉，將捕捉到的頻率用于初始化DSP 內(nèi)部定時器。當(dāng)定時時間到來時，進(jìn)入定時器中斷子程序并打開A/D 采樣，轉(zhuǎn)換完成后MAX125 會產(chǎn)生一個硬件中斷告訴DSP 讀取數(shù)據(jù)。CPLD 作為協(xié)處理器，主要完成系統(tǒng)的組合邏輯、外設(shè)地址譯碼、數(shù)據(jù)輸入輸出緩沖鎖存、TTL /CMOS 電平信號兼容匹配等工作。
系統(tǒng)硬件架構(gòu)框圖
圖2 系統(tǒng)硬件架構(gòu)框圖.
該系統(tǒng)每半個工頻采樣128 點，然后送均方根模塊進(jìn)行計算，得到一個電壓均方根值，在將所得的值暫存內(nèi)部SRAM，連續(xù)采樣2. 56 s，得到一組256 Byte 的電壓均方根值，送到FFT 計算模塊進(jìn)行FFT 變換，對變換后的結(jié)果進(jìn)行修正，將修正后的結(jié)果保存在外部的Flash 中。
連續(xù)變換一段時間后( 如10 min)，根據(jù)式(4)計算出電壓均方根值序列劃分Ui(n) 對應(yīng)的瞬時閃變值Pi，然后再根據(jù)式(5) ～ (7)依次計算短時間閃變值Pst和長時間閃變值Ph。
評論