新聞中心

        EEPW首頁 > 嵌入式系統 > 設計應用 > 基于DSP的過采樣技術的應用

        基于DSP的過采樣技術的應用

        作者: 時間:2011-05-23 來源:網絡 收藏

        1 引言

        本文引用地址:http://www.104case.com/article/150717.htm

          模數(AD)轉換通常是數字信號處理中的第一步,依據的不同,對模數轉換器(ADC)也有不同的要求,衡量模數轉換器的最重要的標準是它的轉換速率、分辨率和精度。因此,使用過,再加上適當的數字濾波和抽取,就可以得到比原有的ADC更高的分辨率。

          在數字信號處理器()中需要快速ADC以非常快的速度來模擬信號,并且需要快速來執行數字低通濾波和抽取。TI公司出品的芯片TMS320LF2407采用3.3V供電,30MIPS的執行速度使得指令周期縮短至33ns,內置有10位的AD轉換器,最小轉換時間為500ns,這些為在DSP中應用過采樣創造了條件。

          2 過采樣降低對模擬抗混疊濾波器的限制

          在采樣過程中首要的問題是采樣頻率的選擇,NyquiST采樣定理指出:若連續信號x(t)是有限帶寬的,其頻譜的最高頻率為fc,對x(t)采樣時,若保證采樣頻率fs≥2fc,那么,就可由采樣信號恢復出x(t)。在實際對x(t)作采樣時,首先要了解x(t)的最高截止頻率fc,以確定應選取的采樣頻率fs。若x(t)不是有限帶寬的,在采樣前應使用抗混疊(anti-aliasing)濾波器對x(t)作模擬濾波,以去掉f>fc的高頻成分。

          因此,在AD轉換前就需要模擬低通濾波器具有尖銳的滾降特性,來限制模擬信號的頻譜。一個理想的濾波器應能讓所有低于fs/2的頻率通過,而完全阻隔掉所有大于fs/2的頻率。通常,濾波器和采樣頻率的選擇是將我們感興趣的頻帶限制在DC和fs/2之間。

          用更高的采樣頻率可以降低對低通濾波器的限制,圖1所示為以2倍的原采樣頻率對模擬信號進行采樣,在這種情況下,濾波器的截頻為fs/2,阻帶的起始頻率為fs,這樣就可以讓所有我們感興趣的頻率通過,而抑制掉所有高于fs的頻率。但這樣做違反了Nyquist采樣定理,所以還需要用ADC后的數字濾波器來將信號的頻率限制到fs/2以下。采用了過采樣后的這種抗混迭濾波器可以得到簡化,允許的通帶到阻帶的過渡區很寬。



          3 過采樣提高信噪比

          經模擬濾波后,模擬信號被采樣并轉換成數字值,因為數字域僅包含有限的字長,若要用它來表示連續信號,就要引入量化誤差,最大量化誤差為±0.5LSB。因為一個N位的ADC的輸入范圍被分成2N個離散的數值,每一個數值由一個N位的二進制數表示,所以,ADC的輸入范圍和字長N是最大量化誤差的一個直接表示,也是分辨率的一個直接表示。代表數字值的字長決定了信噪比,因此通過增加信噪比可以增加轉換的分辨率。加入三角波信號可提高信噪比(詳見TI公司的資料:Oversampling techniques Using theTMS320C24x Family,June 1998)。

          如果輸入信號在兩個量化步長q1與q0之間,則它將被量化成q1或q0。當增加一個適當的三角波信號,并高速采樣,將會量化出一系列的q1與q0,這兩個值出現的比例就代表了此輸入信號在兩個量化步長之間的相對位置。要應用這種方法得到比較好的效果,三角波信號的幅度必須為(n+0.5)LSB,其中,n=0,1,2,…

          因為有了高采樣速率,輸入信號的變化相對來說比較緩慢,圖2中,輸入信號為0.6 LSB,一個典型的AD轉換器將采樣這個信號并把它轉換成1 LSB。當用一個三角波信號與此輸入信號進行疊加,并高速采樣時,轉換器產生一系列的0或1采樣值。0和1出現的比例就表示了這個在0和1 LSB之間的實際值。


        上一頁 1 2 3 下一頁

        關鍵詞: 應用 技術 采樣 DSP 基于

        評論


        相關推薦

        技術專區

        關閉
        主站蜘蛛池模板: 偃师市| 都江堰市| 汾西县| 渑池县| 昆明市| 盘山县| 宁化县| 航空| 开化县| 西华县| 云梦县| 西宁市| 邹城市| 马边| 阜新| 闸北区| 广丰县| 商水县| 常德市| 龙山县| 长沙市| 扬州市| 泰宁县| 翼城县| 乌恰县| 天等县| 禹城市| 吉林市| 庆城县| 南华县| 东海县| 孟村| 茌平县| 定边县| 铜山县| 聂拉木县| 博罗县| 当雄县| 祁门县| 彭山县| 峨山|