CPLD在DSP多分辨率圖像采集系統中的應用

　　3.2 總線邏輯切換設計

　　在前面提到了CPLD和DSP之間的總線切換管理是設計中的難點，在數據采集過程CPLD必須掌握總線控制權，切換到數據處理過程DSP必須掌握總線控制權。為了解決這個無縫切換問題，這里充分利用DSP的保持請求信號nHOLD和保持響應信號nHOLDA來協調總線切換[3]。

　　通過置DSP的XF引腳為低電平，告訴CPLD開始控制SAA7111A進行圖像采集。在DSP_XF連接到CPLD為高電平（DSP_XF初始狀態應該為低電平）時，CPLD產生DSP_ HOLD總線請求切換信號，該信號連接到DSP的nHOLD引腳請求DSP進入保持狀態，在3個機器周期后DSP做出響應：產生nHOLDA低電平信號到CPLD，而且外部數據總線、外部地址總線和控制總線都變成高阻態。此時DSP進入保持狀態，CPLD控制各總線操作；當一幀圖像采集、存儲完成后CPLD產生nINT中斷信號通知DSP開始處理處理數據，同時并置高DSP_ HOLD引腳使得DSP的nHOLD腳也置高，并通過對CPLD編程將CPLD與SRAM連接的各個外部數據總線、外部地址總線和控制總線都置成高阻態，而在nHOLD置高3個機器周期后DSP外部數據總線、外部地址總線和控制總線都脫離高阻態，DSP進入正常工作狀態，DSP置XF腳為高電平，收回總線控制權進行數據處理；

　　當DSP將處理后的一幀數據傳輸到上位機完成后，再次置低XF腳告訴CPLD可以開始采集下一幀了，CPLD產生DSP_ HOLD使DSP進入保持狀態，外部數據總線、外部地址總線和控制總線又都變成高阻態，CPLD掌握總線控制權。如此往復下去即可以解決DSP與圖像采集模塊的總線沖突問題，正確的切換總線邏輯保證了可以循環采集圖像進行處理。

　　3.3 CPLD邏輯功能仿真驗證

　　通過利用CPLD控制視頻A/D芯片SAA7111A的圖像采集過程，并利用SAA7111A的輸出狀態信號來控制CPLD實現圖像數據儲存、時序控制、地址譯碼等功能。這樣很好地協調了行、場參考及同步信號、像素時鐘、SRAM讀寫信號和DSP控制信號之間的時序關系，保證了對SRAM讀寫操作時各信號的時序配合，很好的解決了行、場延時問題，使圖像分辨率從720×625過渡到640×480，并且正確生成SRAM寫地址，DSP中斷信號以及總線切換信號的產生。

　　由于篇幅有限，故沒有列出VHDL具體代碼，現只給出仿真結果。仿真結果如下所示：

圖4：循環采集處理仿真圖

　　上面的循環采集處理仿真圖就是實際系統工作時采集模塊中各個信號的時序邏輯關系。從仿真圖可以看出通過對CPLD的編程實現了多點的行、場延時，奇偶場分離存放，從而得到多分辨率的圖像數據，以及DSP中斷產生、邏輯總線切換信號、下一幀的開始觸發信號、奇偶場對齊信號等都能滿足系統時序要求。采集一幀640×480的圖像約需22.75ms，可以滿足實時性的要求。

　　4 結論

　　本文設計了一種基于CPLD的多分辨率圖像采集系統，本文作者創新點：提出一種由CPLD控制圖像的行、場信號延時，奇偶數據分離存儲來得到不同分辨率圖像數據的方法，實現了不占用DSP資源的多分辨率圖像的實時采集。經過大量仿真和電路板調試，證明該方案靈活有效，能夠在工業監測、醫療診斷等圖像實時采集領域得到廣泛應用。