一種新型掃頻儀的設計
加入技術交流群
2．2 數字PLL技術
鎖相頻率合成是利用鎖相環路(PLL)技術實現頻率的加、減、乘、除，主要由鑒相器(PD)，環路濾波器(LF)和壓控振蕩器(VCO)組成。鎖相環原理如圖2所示。本文引用地址：http://www.104case.com/article/150589.htm
PD檢測f1與f2相位差，輸出平均值與該相位差成比例的直流電流。PD產生的脈沖電流經過LF產生調節電壓，該電壓驅動VCO來增加或減小輸出頻率直到PD平均輸出為零。輸出信號FOUT為
2．3 DDS技術
DDS技術從相位的角度出發直接進行頻率合成，能夠實現較高的頻率分辨率和較快的頻率轉換時間，典型的DDS由相位累加器、波形存儲器、數模轉換器、低通濾波器和參考時鐘FC這5部分構成。其結構原理框圖如圖3所示。
經過對頻率控制字K的線性累加，最終得到其輸出頻率FOUT與時鐘頻率FC之間的關系
其中，N為相位累加器的位數。
當K=1時，得到DDS的頻率分辨率為FC／2N。DDS技術有多種硬件實現方式，為了達到功耗低、集成度高且便于調試的設計目標，現代頻率合成系統常采用專用的DDS芯片完成設計。
2．4 DDS+PLL結構的頻率合成法
由PLL工作機理可知，當輸出頻率和分辨率越高時，倍頻次數N很大，相位噪聲惡化。而全數字結構的DDS也有不足：輸出頻率低，輸出譜中雜散多，故難以應用于射頻頻率段。適當地組合PLL和DDS技術實現優勢互補，可以使合成信號兼顧兩者的優點，DDS+PLL頻率合成主要有3種：(1)DDS激勵鎖相環；(2)PLL內嵌DDS；(3)PLL與DDS環外混頻。
評論