ARM嵌入式的VGA接口制作

　　以分辨率為640×480、刷新頻率為60 Hz、16位彩色顯示模式為例，根據圖3所示VGA接口同步信號時序，介紹S3C2410中LCDCON1～LCDCON5寄存器的設置。

　　4.1 LCDCONl寄存器

　　LINECNT：行計數器的狀態位。只讀，不用設置。

　　CLKVAL：確定VCLK頻率的參數。公式為VCLK=HCLK／[(CLKVAL+1)×2]，單位為Hz。筆者所用的硬件系統HCLK=100 MHz，640×480的顯示屏需要VCLK=20 MHz，故需設置CLKVAL=1。

　　MMODE：確定VM的改變速度。在此選擇MMODE=O，為每幀變化模式。

　　PNRMODE：確定掃描方式。選擇PNRMODE=0x3，為TFT LCD面板掃描模式。

　　BPPMODE：確定BPP(每像素位數)模式。在此選擇BPPMODE=0xC，為TFT 16位模式。

　　ENVID：數據輸出和邏輯信號使能控制位。選擇ENVID=1，為允許數據輸出和邏輯控制。

　　4.2 LCDCON2寄存器

　　VBPD：確定幀同步信號和幀數據傳輸前的一段延遲時間，是幀數據傳輸前延遲時間和行同步時鐘間隔寬度的比值，，VBPD=t3／t6=1.02 mS／31.77μs=32。

　　LINEVAL：確定顯示的垂直方向尺寸。公式：LINEVAL=YSIZE-1=479。

　　VFPD：確定幀數據傳輸完成后到下一幀同步信號到來的一段延遲時間，是幀數據傳輸后延遲時間和行同步時鐘間隔寬度的比值，，VFPD=t5／t6=0.35 ms／31.77μs=11。

　　VSPW：確定幀同步時鐘脈沖寬度，是幀同步信號時鐘寬度和行同步時鐘間隔寬度的比值。，VSPW=t2／t6=0.06 ms／31.77μs=2。

　　4.3 LCDCON3寄存器

　　HBPD：確定行同步信號和行數據傳輸前的一段延遲時間，描述行數據傳輸前延遲時間內VCLK脈沖個數，，VBPD=t7×VCLK=1.89 μs×25MHz=47。

　　HOZAL：確定顯示的水平方向尺寸。公式HOZAL=XSIZE-1=639。

　　HFPD：確定行數據傳輸完成后到下一行同步信號到來的一段延遲時間，描述行數據傳輸后延遲時間內VCLK脈沖個數，，HFPD=t9×VCLK=0.94 μs×25 MHz=24。

　　4.4 LCDCON4寄存器

　　HSPW：確定行同步時鐘脈沖寬度。描述行同步脈沖寬度時間內VCLK脈沖個數，，HSPW=3.77μs×25 MHz=94。

　　4.5 LCDCON5寄存器

　　VSTATUS：垂直方向狀態。只讀，不用設置。

　　HSTATUS：水平方向狀態。只讀，不用設置。

　　BPP24BL：確定顯示數據存儲格式。此處設置BPP24BL=0x0，為小端模式存放。

　　FRM565：確定16位數據輸出格式。此處設置FRM565=0x1，為5：6：5格式輸出。

　　INVVCLK：確定VCLK脈沖有效邊沿極性。根據屏幕信息確定，此處選擇INVVCLK=0xl，VCLK上升沿到來時數據傳輸開始。

　　INVVLlNE：確定HSYNC脈沖的極性。由圖3可知，為負極性，設置INVVLINE=0x1選擇負極性脈沖。

　　INVVFRAME：確定VSYNC脈沖的極性。由圖3可以看出，為負極性，故設置INVVFRAME=0x1選擇負極性脈沖。

　　INVVD：確定數據輸出的脈沖極性。根據屏幕信息確定，此處設置INVVD=0x0選擇正極性脈沖。

　　INVVDEN：確定VDEN信號極性。根據屏幕信息確定，此處設置INVVDEN=0x0為正極性脈沖。

　　INVPWREN：確定PWREN信號極性。根據屏幕信息確定，此處設置NVPWREN=0x0為正極性脈沖。

　　INVLEND：確定LEND信號極性。根據屏幕信息確定，此處設置INVLEND=0x0為正極性脈沖。

　　PWREN：PWREN信號輸出允許。設置PWREN=0xl，允許PWREN輸出。

　　ENLEND：LEND輸出信號允許。設置ENLEND=0x1，允許LEND輸出。

　　BSWP：字節交換控制位。根據各自需要設置，此處設置BSWP=0x0，禁止字節交換。

　　HWSWP：半字交換控制位。根據各自需要設置，此處設置HWSWP=0xl，使能半字節交換。

　　5 討論

　　S3C2410處理器能夠驅動24位顏色模式的VGA接口，但當處理器數據總線負載過大時，顯示效果就不太理想。具體分析所需數據帶寬如下：

　　S3C2410處理器工作在640×480×60 Hz×24位(分辨率為640×480、刷新頻率為60 Hz、24位色彩)模式下的數據帶寬為：640×480×60×4／(1 024×1 024)=70.3MB／s(24位顏色實際占用32位數據量)，這些數據都需要利用DMA方式通過系統的數據總線從SDRAM中獲得。而S3C2410 處理器在100 MHz的總線頻率下，32位內存的峰值帶寬是100×32／8=400MB／s，實際帶寬也就100～200 MB／s。那么70.3 MB／s的顯示數據對于S3C2410處理器過于沉重了，顯示器的屏幕經常會出現短暫的黑屏。這是因為系統總線太忙，LCD掃描式接口的數據跟不上，掃描時鐘的頻率暫時變慢導致CRT顯示器的同步信號不符合規范所致。若用16位顏色模式，則數據帶寬減為640×480×60×2／(1 024×1 024)=35.2MB／s。實際測試中，工作在16位顏色模式下，可以正常顯示60 Hz下的640×480的VGA圖形。

　　6總結

綜上分析，如果要支持高分辨率和高刷新率的顯示，需要比較大的數據帶寬，對處理器的頻率和總線頻率要求較高。本設計可以完全支持16位色彩下640×480×60 Hz顯示模式的CRT顯示，并且如果采用LCD作為顯示界面，LCD對刷新率的要求和CRT顯示器不同，LCD可以在刷新率為30 Hz的情況下正常顯示。