省電設計將 DDS 的靈活性擴展到便攜式設備

在發展可編程模數的同時保持低功耗絕不是小事一樁?？雌饋砗芎唵?，只要增加一些額外的邏輯來改造傳統的累加器，迫使它在新模數值時翻滾，但不要忘了，原來的DDS省電創新涉及到角度-旋轉算法，它正是基于累加器模數為2的冪這一情況而實現高效運行的。當累加器模數變為2的冪以外的值時，將無法使用省電的角度-旋轉算法。

累加器改進的巧妙之處體現在兩方面。第一，它一方面允許模數變化，另一方面仍然滿足角度-旋轉算法的“2的冪”要求。第二，它在實現第一點的同時，將對雜散性能的影響降至最低程度。在圖2和圖3中，頻譜分析儀的掃描頻率范圍均為0～125MHz，AD9913以250MHz的采樣速率工作。圖2中，AD9913配置為傳統DDS，頻率調諧字為262160001(f0≈15.26MHz)，這是傳統DDS能夠實現的最接近M/N=1000/16383的值。圖3則使用可編程模數設置。兩種情況的頻率差僅為大約0.00136Hz（約1MHz）。除了雜散成分略有不同外，兩條跡線看起來幾乎完全一致。

圖2 標準DDS技術的調諧限制

圖3 AD9913的可編程模塊調諧能力

盡管功耗非常低，但AD9913并未減損波形發生能力，仍然能夠產生線性頻率或相位隨時間而以斜坡形式變化的波形。用戶設置起點和終點（頻率為32位，相位為14位）。兩個斜坡方向（從起點到終點和從終點到起點）的步長和步進速率參數都是可以獨立編程的。利用這些控制參數和其他用戶控制的特性，可以產生多種多樣的調制輸出信號。圖4所示為波形發生能力的一個示例，顯示了頻率在6μs內從1MHz掃描到10MHz的時域圖（6kHz步長、4ns間隔）。下方跡線的上升沿表示頻率掃描的起點。到達10MHz后，器件折回并保持1MHz，因此跡線非常清楚地顯示了頻率掃描的終點。

圖4 ADS9913掃頻產生的時域波形

AD9913也集成了參考時鐘乘法器，支持設計人員使用低頻時鐘源。除了直接利用高頻時鐘源來驅動該器件外，設計人員還可以將低頻時鐘源或晶體諧振器與AD9913集成的PLL（1X至64X）頻率乘法器一起使用，產生所需的250 MHz內部采樣時鐘。采樣直接時鐘信號時，AD9913的參考時鐘(REFCLK)輸入端口接受差分或單端信號源。