基于ARM-WinCE平臺的時鐘同步設計

得到了從時鐘與主時鐘之間的時間偏移值，就可以采用適當的調節算法來調節從時鐘，最終使得從時鐘與主時鐘同步。從時鐘并不是每個同步周期都需要進行時間同步，而是根據從時鐘與主時鐘之間的時間偏移值等時間信息來決定是否需要進行時間同步。當主從時鐘之間建立起穩定的同步關系后，從時鐘還需周期性地監聽來自主時鐘發布的Sync報文，一旦出現主從時鐘之間不處于時間同步的狀態，就重新進行上述的時間同步過程，直到重新達到主從時鐘之間的時間同步。
IEEE1588協議的運行是由時間戳驅動的，時鐘同步精度主要歸結為時間戳的定時精度。IEEE1588使用UDP協議發送網絡同步報文，基于UDP協議傳輸的過程都是在TCP／IP協議模型下進行數據包的逐層封裝和傳遞的。要使時鐘獲得的報文發送時間和報文接收時間相對精確、穩定，且把發送延遲和接收延遲不相等這種因素對計算傳播延遲產生的影響減小到最低，最好的解決辦法就是在TCP／IP協議棧的底層即物理層對同步報文標記時間戳，標記時間戳的操作越接近物理層，計算得到的主從時鐘的時間偏移量和傳播線路延遲就越準確。要實現這一目的就必須加入專門的硬件設備。美國國家半導體公司(National Semiconductor)推出的DP83640芯片就是一款集成IEEE1588精確時鐘協議硬件支持功能的以太網收發器。芯片內置高精度IEEE1588時鐘，并具有由硬件執行的時間戳標記功能，可為接收及發送信息包加入時間標記。采用DP83640的同步系統，可獲得納秒級的同步精度。

2 硬件設計
由于IEEE1588協議運行于以太網，在基于ARM的嵌入式系統上采用DP83640芯片移植IEEE1588協議的硬件基確是為系統增加以太網接口電路。以太網接口電路主要由媒體訪問控制(Medium Access Control，MAC)器和物理層(Physical Layer，PHY)收發器兩部分構成。MAC控制器芯片實現OSI模型數據鏈路層的功能，提供尋址機構、數據幀的構建、數據差錯檢查、傳送控制、向網絡層提供標準的數據接口等功能。PHY芯片實現OSI模型物理層的功能，定義了數據傳送與接收所需要的電與光信號、線路狀態、時鐘基準、數據編碼和電路等，并向數據鏈路層設備提供標準接口。ARM處理器、MAC芯片與PHY芯片三者之間的關系是MAC芯片向上通過其處理器接口(Processor Interface)與ARM處理器的高級外設總線(APB)連接，向下通過其媒體獨立接口(Media Independent Interface，MII)接口與PHY芯片連接。最終，PHY芯片與RJ45接口連接。
本文使用SAMSUNG公司的S3C2440A型ARM處理器，其內部設有集成MAC控制器，而DP83640芯片只是PHY收發器，因此二者之間還需要增加MAC芯片。由于目前常用的以太網控制器都集成了MAC控制器和PHY收發器，這里選用DAVICOM公司的DM9000以太網芯片，其特點是：具有MII接口可以和片外PHY芯片連接；寄存器操作簡單有效；成本低廉。
實現S3C2440A與DM9000連接，必須對兩者間的數據、地址、控制三大總線進行連接和轉換，其連接關系如圖2所示。