基于高速串行接口的高效時鐘解決方案設計
加入技術交流群
本文引用地址：http://www.104case.com/article/149723.htm如圖2所示，環路濾波器和VCO塊的參考時鐘輸入源可以從REFA或REFB差分輸入中選擇。V分頻器塊使用環路濾波器和VCO塊的輸出來產生由PLL的幾分頻（2、4、8和16分頻）決定的四種頻率。來自輸出V分頻器塊或用于外部反饋的FBK輸入的反饋信號，提供了可與VCO“匹配”的參考時鐘。如果選擇輸出V 分頻器塊較小的分頻數的信號來匹配輸入參考時鐘，其反饋信號將是選擇較大分頻數信號的幾倍，這就產生了有效的頻率是輸入參考時鐘源幾倍的參考時鐘源。在本示例中，將78.125MHz的輸入參考時鐘源加到REFA并將V 分頻器塊的8分頻輸出作為反饋，則其8分頻的輸出為78.125MHz，4分頻的輸出為156.25MHz，2分頻的輸出為312.5MHz。
V分頻器的輸出頻率可用于布線矩陣陣列，也可以分配給任意的isp5406D輸出。每個輸出都可以進行獨立的相位和時間偏移設置，可以針對走線延遲來調整輸出或其它細節方面的時序考慮。最后，輸出類型可以從M-LVDS、LVDS、LVPECL、HCSL x6、HSTL/eHSTL、SSTL 1.5V/SSTL 1.8V或SSTL 2.5V中任意選擇。在示例設計中312.5MHz和156.25MHz信號可通過BANK_0至BANK_3的輸出獲得，使用LVDS和LVPECL標準。還可以選擇REFB作為Bank 4和Bank 5的輸出。這可以通過一些簡單的時序調整來實現一個獨立的時鐘信號。
XAUI測試系統結果
測試系統使用了ispClock 5406D評估板和LatticeECP3 FPGA開發板。測試建立的框圖如圖3所示，該設計中的開發板照片上標識了左側是ispClock5406D板，右側是ECP3 FPGA板。（請注意，兩個板之間使用SMA電纜傳輸時鐘信號。這是一個比集成的時鐘解決方案更具挑戰性的信號環境。）
Epson CMOS振蕩器的工作頻率為78.125MHz，用作ispClock 5406D的參考時鐘。ispClock 5406D通過編程以4倍的參考頻率即312.5MHz，用作使用LatticeECP3 FPGA實現的XAUI設計的時鐘源。使用片上ECP3的CDR/PLL塊，實現了超低抖動、頻率為312.5MHz 10倍的參考時鐘。3.125GHz時鐘分配給高速的XAUI 功能部分：SERDES的接收器（RX）和發送器（TX）塊以及8b10b解碼和編碼塊。
圖3：使用ispClock 5406D的XAUI系統。
在抖動測試時，XAUI狀態機通過編程輸出標準的PRBS7測試圖形。這從TX塊和DOUT+/-信號上顯示出來，標識于圖3中LatticeECP3 FPGA塊的底部位置。這些輸出連接到Agilent DSO-81304B的輸入，以獲取詳細的抖動數據。圖4以圖形形式顯示了0℃下的重要測量結果。在-55℃和+85℃下也進行了類似的測量。圖4底部的表格顯示了測試過程中的關鍵抖動測量結果。總抖動測量值需滿足120ps（0.35UI）的XAUI標準，即時在最差的情況下，當超過-55℃至+85℃溫度時，也必須滿足105.65ps和0.33UI。同樣，這些符合標準的結果是在使用兩塊獨立的開發板的情況下取得的。使用一塊板的話應該產生更低的抖動結果。
圖4：抖動測試結果。
表1
ispClock 5406D的配置存儲在片上非易失性存儲器中，可通過JTAG接口進行再編程。器件上的許多功能還可以通過I2C接口進行“即時”修改。基于ispClock 5406D的系統的可編程特性支持許多附加功能，包括：TH和TCO時序裕度測量，有助于設計穩定性的測試；使用發送和接收通道間獨立的偏移時鐘的裕度測試，提高了可制造性；在數據有效窗口的中心進行準確的時鐘對齊，增強了系統的可靠性。
評論