基于FPGA的圖像采集模塊設計

1 引言

　　圖像采集是圖像處理的前提。圖像采集卡是常用的圖像輸入設備，通常占用PC機總線的一個插槽。它主要包括圖像存儲器單元、CCD或CMOS攝像頭接口、PC機總線接口等。傳統的圖像采集卡大多數采用 PCI接口，這種圖像采集卡適用于將模擬信號經A／D轉換器轉換成數字信號，或本身就是數字信號，再通過PCI接口傳輸至PC機，進行圖像處理。但使用嵌入式系統實現圖像采集和處理時，帶有PCI接口的圖像采集卡就不適用。為此，這里提出一種適用于嵌入式系統的數字圖像采集模塊設計方案，實現圖像數據采集、“乒乓”模式圖像數據的緩存、圖像數據的采集模塊外部接口，并保證圖像采集的高速性和連續性。

　　2 圖像采集系統設計

　　圖1為圖像采集系統框圖。該系統包括OV7620圖像數據采集板、FPGA的圖像數據接收緩存板、兩片SRAM構成的高速緩存以及系統外部接口。OV7620圖像數據采集板主要完成圖像數據采集，其圖像數據總線、幀圖像數據時鐘、幀同步信號、行同步信號與FPGA圖像數據接收緩存板相連，FPGA協調兩片SRAM“乒乓模式”的讀寫操作，并完成模塊的外部接口。

　　2．1 OV7620圖像數據采集板

　　數字圖像采集模塊的核心是圖像傳感器。OV7620內置640x480的圖像陣列，每秒可輸出30幀以上的圖像；并集成有諸如曝光控制、伽馬、增益、白色控制、彩色矩陣、彩色飽和度、色彩控制、窗口等照相功能。該器件能夠通過串行SCCB接口編程，通過編程實現8位和16位格式的輸出。

　　2．1．1 OV7620電路設計

　　該系統設計采用OV7620的電路如圖2所示。其中，SBB引腳接跳線，用于設置OV7620在復位時讀取引腳狀態或I2C方式配置；UV2引腳接上拉電阻，選擇0V7620為QVGA工作狀態（320x240）；Y3引腳接上拉電阻，選擇OV7620為RGB數據格式輸出：Y1引腳接上拉電阻，選擇 OV7620位逐行掃描模式；PWDN引腳接地，OV7620不能工作在睡眠模式；UV0~UV7，Y0～Y7，XCLKl，HSYNC，VSYNC，PCLK，HREF，FODD，FREX接26針的插座，與FPGA相連，由 FPGA輸出時鐘和控制信號控制0V7620。在PCB設計時，應將模擬電源和數字電源、模擬地和數字地分開。電源的輸入引腳接O．1μF的去耦電容和 47μF的防止電源“浪涌”的電容。模擬地和數字地分開布線，最后在一點接地。晶體振蕩器應盡可能靠近器件放置，使其起振效果達到最佳。

　　2．1．2 OV7620模塊與FPGA板的連接

　　圖3為0V7620模塊與FPGA板的接口電路，其中3．3 V和GND是由FPGA板供電接口，UV0～UV7及Y0～Y7是圖像數據的輸出總線，VSYNC是圖像幀同步信號，HREF是圖像的行同步信號，PCLK是圖像數據時鐘在時鐘的上升沿，圖像數據發生跳變。

　　2．1.3 MSP430F1121組成I2C配置電路

　　設計中采用MSP430Fll2l單片機配置OV7620，單片機通過JTAG接口下載程序，接入32．768 kHz的低速晶體振蕩器，供單片機使用。單片機的P1．1，P1．0端口分別作為I2C總線的SCLK，SDA引腳，各接10 kΩ電阻上拉到3.3 V，增強了總線的驅動能力。單片機內部程序實現P1．1和P1．0組成的I2C總線。