從硅片到軟件的嵌入系統

低功耗系統設計需要注意很多非傳統性因素，從硅片工藝技術，直到在微控制器嵌入平臺上運行的軟件。在系統級做仔細檢查可揭示出決定微控制器能效的三個主要參數：有源模式功耗；待機功耗；以及工作周期，后者決定了兩種狀態上所花時間的比率，而這個比率則取決于軟件的行為。

　　低功耗待機狀態可以使一只微控制器看似非常高能效，但只有考慮了影響到有源功耗的所有因素后，才能證明其最終性能。

　　低功耗待機狀態可以使一只微控制器看似非常高能效，但只有考慮了影響到有源功耗的所有因素后，才能證明其最終性能。鑒于這個和其它原因，工藝技術、IC架構以及軟件結構之間的權衡就是一些決策問題，有一些微妙和有時無法預期的結果。一個MCU中各功能塊相互結合的方式，對整體能效有顯著的影響。即使硬件實現上看似微小的改變，也可能致使一個系統生命周期內的總能耗發生巨大的波動。

　　低功耗應用

　　舉例來說，讀表與報警系統，通常一節電池要供10年電。某只傳感器讀取功耗的少許增加（在產品的生命周期中，這種讀數動作要發生上億次），就可能使產品的實際現場壽命減少數年時間。一只簡單的煙霧警報器，每秒要探測一次空氣中的煙塵粒子，在其生命周期內完成3.15億次讀取。

　　一只簡單煙霧報警器的活動比率（或工作周期）還相對算低的。每只傳感器讀數時可能花費時間不到數百毫秒就能完成，大部分時間花在當MCU喚醒ADC以及其它敏感模擬元件時的校準和安定上，以使它們達到一個穩定的工作點。在本例中，工作周期是設計的關鍵，這個設計在約99.88%的時間中是處于不活動狀態。

　　傳統的煙霧警報器還算比較簡單。考慮一個更復雜的RF設計，它有一個傳感器網格，將讀數結果轉發給一個主控應用。傳感器需要從一個主結點聆聽活動情況，這樣一方面可以通告說自己仍然在網格網絡中，或者將最新捕捉的信息發送給路由器。不過，增加活動可能并不影響整個工作周期；相反，采用更高性能的器件，可以在每次激活期間完成更多功能。由于更先進架構與半導體技術，使得處理速度的增加成為可能，較快器件可以提供更高的能效，而較慢器件則要運行更長周期。重點在于了解工藝技術、MCU架構，以及軟件實現之間的交互作用。

　　硅選擇

　　CMOS能耗數據。 幾乎所有MCU的實現都使用了CMOS技術（圖1）。任何激活態下邏輯電路的功耗都可以用公式CV2f表示，其中C是器件內開關電路路徑的總電容，V是電源電壓，而f是工作頻率。電壓和電容都是所采用工藝技術的因素。過去三十年以來，CMOS邏輯的芯片工作電壓已經從12V降到不足2V,原因是晶體管尺寸的縮小。鑒于電壓在有源功耗的公式中是一個二次項，因此電壓的降低有明顯的作用。

　　盡管電容項是線性的，但摩爾定律的縮小也非常有利于降低其整體水平。對于一個給定的邏輯功能，更先進的工藝可提供較低電容，從而獲得較前代更低的功耗。另外，先進的設計技術能夠實現時鐘門控，這樣只有完成實際任務的電路才工作，從而降低了總體開關頻率。

　　與其它技術相比，CMOS顯著降低了浪費的能量；但是，泄漏電流仍然存在。與有源功耗相反，泄漏功耗會隨摩爾定律尺度的縮小而增加，在任何低功耗應用中都要考慮它的因素，因為對于一個低工作周期系統，大部分時間是處于非激活狀態。但對有源功耗，電路設計就對實際泄漏有重要影響。與時鐘門控類似，電源門控可以大大改善泄漏的效應，使更先進工藝結點成為低工作周期系統的較好選擇，盡管理論上較老工藝技術能夠提供更低的泄漏數值。

　　適合的工藝技術。對每組特性集合都存在著一種適當的工藝技術。答案并非簡單地取決于一種有最低理論泄漏值的工藝技術，因為器件在睡眠模式下花費的時間很多。在睡眠模式下，可以關閉MCU中大部分的電源，從公式中拿掉泄漏成份。當電路活動時，泄漏是一個較大的問題，但先進晶體管的優勢在于能以高得多的效率切換，從而可以輕易地抵消這個問題。

　　舉例來說，90 nm工藝的泄漏電流要比專用的低功耗180 nm工藝高出大約五倍。有源模式功耗要低四倍，但其基數是一個大得多的數值。

　　例如一個180 nm MCU,其有源耗電為40 mA,深度睡眠模式耗電為60 nA,與這些功率水平相比，90 nm實現的功率水平能夠將有源耗電降至10 mA,但睡眠模式電流較高，為300 nA.對90 nm實現來說，MCU必須在0.0008%的時間里為活動狀態，才能獲得更高的總體能效。換句話說，如果系統每天只活動工作1秒，則90 nm版的能效大約是其180 nm對手的1.5倍。結論是，在選擇工藝尺度時，關鍵在于了解應用的工作周期（圖2）。

　　一旦選擇好了合適的工作技術，IC設計者就可以選擇進一步優化能源性能。當時鐘門控最初問世時，它只在一個相對粗糙的水平上使用。時鐘門控增加了一個系統的復雜性，因為電路設計者需要知道在任何確定的時間時，哪個邏輯路徑需要時鐘信號。

　　時鐘分配。大多數MCU實現都采用一種層次式結構，將時鐘信號和相應的電壓水平分配到IC的各個部分。各個功能單元（如指令處理塊與外設）被劃分為組，每組都饋給一個獨立的時鐘樹和電源網絡。一個分頻器或復用器從一個公共時鐘源獲得每一組的時鐘信號。同樣，如果這些組需要不同的電壓（這種方案日益普遍），則一組功率晶體管和穩壓器會為每組外設提供電壓。

　　為盡量減少設計的復雜性，MCU采用了一種相對簡單的時鐘門控方法，只要一組中的功率單項均未激活，則會關斷整個時鐘樹。不過，這種方法會向那些在活動組中不工作的邏輯送入時鐘。例如，如果當前指令是一個分支指令，CPU核心中的加法單元也會收到一個時鐘。如前所述，時鐘信號在加法器中觸發的轉換會使功耗增加CV2f倍。

　　設計工具與技術的進步已能夠使時鐘門控的粒度增加到某個點，如果外設或功率單元在該周期內不工作，就不會收到時應用的工作周期鐘信號。

　　電壓縮放提供了更進一步的節能潛力，它能在必要時，為特定一組功能單元提供一個較低的電壓。為一組功率單元或外設提供適當電壓的關鍵在于片上穩壓器或dc/dc轉換器的實現，以及監控電路的使用，確保IC工作在所需要的電壓下。

　　電源的考慮。片上穩壓器為系統設計者提供了更高的靈活性，從而能從一只電池榨取更多電能。例如，片上開關降壓轉換器（如Silicon Labs公司的SiM3L1xx MCU產品）可以從一只3.6V工業電池獲得輸入，以高于80%的效率將其轉換為1.2V.很多MCU沒有這種特性，而是采用線性元件降壓到合適電平，會有大量的消耗。在高級的實現中，當電池放電到某個水平，轉換器無法做轉換工作時，降壓穩壓器可以關閉。因此，電源可以在設備的整個生命周期上做到優化能效，一切均在軟件控制下。

軟件的決策

　　性能的縮放。高能效嵌入應用的實現有賴于軟件的設計，軟件要以最適當的方式使用硬件資源。什么樣才是適合，這不僅取決于應用，而且要看硬件實現。同樣，硬件越靈活（包括CPU、時鐘、電壓和存儲器使用），開發者可以獲得的節能潛力也越大。能感知硬件的軟件工具為嵌入系統工程師提供了更高的認知度，使他們能夠更多地了解到哪種更高節能是可實現的。

　　一種選擇是采用動態電壓縮放，如圖3和圖4所示。使該技術得以實現的是片上dc/dc轉換器與性能監控電路，當應用不需要以最高速度執行指令時，它們提供了降低電壓的能力。在這些情況下，系統就工作在較低的功耗下。最終的益處是一個輸入電壓的函數，可以在產品的生命周期內變化。圖中顯示了無電壓縮放（VDD固定）、SVS（靜態電壓縮放），以及AVS（動態電壓縮放）之間的相對差別。

上一頁 1 2 下一頁