芯片廠商賽靈思描畫后摩爾時代FPGA將向何處去

　　“未來賽靈思將不僅僅是一家FPGA的芯片廠商，而是向成為Smarter System All Programmable方案提供商轉型，我們將為客戶提供交鑰匙的解決方案。”提到賽靈思的未來，其亞太區銷售與市場副總裁楊飛如是說。

　　賽靈思的這一藍圖在去年已經初露端倪，而就在最近他們走出了面向具體應用的第一步，即面向FPGA的優勢領域--通信網絡應用推出了一系列的基于7系列FPGA以及SoC FPGA產品的解決方案。

　　追根溯源

　　筆者在這里想帶大家一起回溯一下賽靈思的這種轉變的脈絡。我想早在開發基于45nm工藝的統一架構的6系列FPGA時，賽靈思應該就開始考慮FPGA的未來了。形成統一架構后將讓賽靈思FPGA產品的應用擴展進入一個新的爆發點，同時隨著工藝尺寸的降低，FPGA的門級數量成倍增長，FPGA產品可實現的功能也出現量級的變化，在一些高端如通信、工業應用中的優勢越發明顯，但同時其開發的復雜度也在提升，這是FPGA廠商面臨的機遇和挑戰。當進入到28nm工藝節點，以及隨著SoC FPGA和3D IC的出現，這種應用需求和產品開發間的矛盾會更加明顯。

　　這里也不得不提系統廠商產品開發的一個趨勢，那就是在一些保持穩定高速增長的應用領域即上面提到的通信、工業等，產業的加速發展使這些領域的競爭日益激烈，為保證市場空間和利潤，讓相關產品開發周期不斷縮短，要求更短的產品上市時間、更低的成本，據楊飛介紹，目前典型的業界產品開發周期為6~9個月，就會對芯片供應商提出更高的要求，必須簡化系統廠商的開發難度、降低開發成本。

　　這是目標應用市場的需求，也讓賽靈思看到他們必須要做的一件事，為服務好用戶，必須為自己的FPGA產品的應用設計做減法，即提供IP，簡化用戶的產品設計，幫助他們節省開發時間。于是賽靈思便開始了布局，他們首先考慮的是自己最大的一塊市場網絡和通信基礎設施，在過去的三年里，賽靈思投資10億美金，先后收購了Omiino、Modelware、Sarance和Modesat幾家提供IP和設計服務的公司，來豐富自己在通信系統設備方面的IP庫。但我們也知道，賽靈思有自己原有的IP庫，現在加入了收購來的IP庫，同時現有很多通信設備廠商也有自己的IP庫，在產品設計時往往會綜合考慮和運用這些IP，怎樣將這些IP都整合起來，讓用戶可以充分運用IP的定制化和FPGA的靈活性是一個很大的問題。沒關系，賽靈思早就考慮到了這個問題，于是有了Vivado設計平臺的問世。楊飛介紹，“賽靈思的IP、收購的第三方IP以及用戶自有IP基本采用業界公共標準，在Vivado這個平臺上，用戶可以實現這些IP的調用、整合、自定義和整體布局布線。”

　　于是水到渠成，賽靈思最新SmartCORE IP產品組合正式進入應用。賽靈思推出的面向通信基礎架構的SmartCORE IP庫，涵蓋了從無限異構網絡、回程、核心到邊緣到數據中心應用的眾多IP產品組合，包括數字前段，回程調制解調器、L1 PHY+l2/3、流量管理、包處理、CPRI、JESD、PCIe、以太網、多路選擇器、SAR等等，可滿足有線、無線、數據中心的廣泛應用。“這些IP都是經過驗證的，賽靈思還可為客戶提供針對集成和定制的服務，包括硬軟件分區、系統級架構定義、IP集成和定制以及ISO認證、UVM和System Verilog”楊飛表示，“同時網絡應用還只是賽靈思的第一步，很快我們會在4月份推出面向工業的Smarter Vision系統解決方案，為機器視覺應用提供各種IP支持。”

　　劍指ASSP/ASIC

　　賽靈思最新的系統方案提供商的發展戰略是要填補ASSP/ASIC的市場空白。“以通信設備為例，系統設備商正在整合，客戶逐漸集中，導致半導體廠商的競爭日益激烈，對ASSP和ASIC廠商而言，對客戶的依賴度會更高，如果市場需求不足，其前期產品開發的研發投入將難以保證，只有毛利保證在60~70%左右才能讓企業健康、良性發展。所以我們看到近幾年來，全球前16大ASSP廠商有一半以上都陷入虧損，這一方面和產業背景的不景氣有關，也折射出ASSP這種商業模式的一些弱點;ASSP和ASIC的另一個劣勢是缺少差異化，不夠靈活，如果為了滿足多樣化需求而過度設計，則會導致成本負擔過重;同時系統設備的發展趨勢是高性能、低功耗、低成本。而這些都是賽靈思FPGA產品的優勢所在。”楊飛在分析和ASSP/ASIC廠商的競爭時如是說。

　　賽靈思推出的面向小蜂窩DFE和1層/2層基帶卸載應用的Smarter解決方案，相比ASSP的解決方案，其性能提高2倍，成本降低25%，總功耗降低35%;面向OTN-400G轉發器的Smarter解決方案，較之現有ASSP的方案，性能提高4倍，成本降低30%，總功耗降低40%;面向80G QoS高端NIC的Smarter解決方案，相比ASSP 的方案，性能提高2倍，成本降低40%，總功耗降低50%。所有這些方案的另一大特點是原有多芯片的解決方案現在都可以只用一顆賽靈思的FPGA產品來實現，簡化產品開發流程和設計。楊飛也自信的提到，在過去的12個月里，已有多個通信領域的客戶正在采用賽靈思提供的Smarter 解決方案替代原有ASSP或ASIC的解決方案。通過集成或替換ASIC或ASSP，賽靈思預計SmartCORE IP 在通信領域設計中的采用率可達到40%。