數字熒光示波器中隨機采樣技術的設計與實現

　　實時采樣技術是普通電子測量儀器中常用的信號采集手段，其對信號數據獲取的能力受到儀器中A/D模塊的最高采樣率的限制。為了彌補這個限制，我們采用隨機采樣技術，這樣對于器件的選用有很大的余地，可大幅度降低制造成本。

　　隨機采樣的原理

　　根據Nyquist采樣定理，當信號的頻率遠遠大于A/D的采樣頻率時，信號波形是無法重新構建的。所以對高速的信號可以采用隨機采樣。隨機采樣是通過測量每次A/D采樣序列的起點和固定基準點(信號觸發點)的時間差Δt，由于Δt具有隨機性，所以通過對信號的n次采樣，如果n足夠大，通過隨機采樣序列的疊加就可以將信號波形恢復出來。其原理如圖1所示。　　

 

　　由于每輪采樣時，Δt是一個隨機值，如果將取樣周期T等分為M段，每段分別對應0～M-1間的一個值。經過若干輪采樣后，就可以取遍一個采樣周期T內所有的M值。在周期性輸入信號的前提下，就可以用多輪采樣數據序列重建出原信號波形。在圖1中，M=4，需要進行四輪采樣。

　　隨機采樣系統的總體設計方案

　　系統電路設計方案

　　圖2為隨機采樣系統電路框圖。被測信號經模擬通道進行衰減、放大后，由快速模數轉換器(FADC)進行采樣和量化，將采樣后的數據送至FPGA并緩存在FIFO中。同時被測信號經觸發電路后產生觸發信號，經隨機采樣時間測量電路產生觸發點與其后第一個采樣脈沖之間的時間差Δt。慢速模數轉換器SADC把Δt變為數字量，送至FPGA。

　　FPGA是系統的控制核心，通過SPI串行總線接收ARM發送的各種控制命令，對系統工作實行控制，并完成波形數據的數字熒光處理。

　　隨機采樣時，FPGA內部的控制模塊根據ARM發來的控制命令對外部隨機采樣時間測量電路的工作進行控制，波形重建模塊根據讀取的值計算出對應的0～M-1間某個組數值I，并根據I值進行各組采樣數據的排序，計算出對應的RAM存儲地址，并將FIFO中緩存的各組采樣數據按相應的地址存入RAM中。

　　當組數值I遍布0～M-1間所有值時，則一個完整的波形已經被重建好，波形重建模塊將RAM中組好的數據送至數字熒光處理模塊轉換為顯示波形的圖像數據，數字熒光處理模塊會定時將波形圖像數據送至ARM顯示。

　　整個隨機采樣時間測量電路的關鍵是對Δt的精確測量和波形數據的重組。