三模冗余乘法器的設(shè)計(jì)與實(shí)現(xiàn)

　　前言

　　現(xiàn)場(chǎng)可編程門(mén)陣列(Field Programmable Gate Array，FPGA)可通過(guò)用戶(hù)軟件編程來(lái)配置生成硬件電路，極大提高了電子系統(tǒng)設(shè)計(jì)中的靈活性和通用性，因而被廣泛應(yīng)用于航天、通信、醫(yī)療和工控等重要領(lǐng)域。但在空間環(huán)境中，基于SRAM的FPGA容易受SEU(Single Event Upset)和SETs(Single Event Transients)的影響，從而導(dǎo)致系統(tǒng)故障。DMR(Dual Modular Redundancy)和TMR(Triple Modular Redundancy)是系統(tǒng)冗余設(shè)計(jì)的有效手段，本文設(shè)計(jì)了一個(gè)基于FPGA的三模冗余乘法器。

　　系統(tǒng)總體方案

　　本系統(tǒng)采用Xilinx公司的Spartan-6 XC6SLX45 FPGA作為系統(tǒng)開(kāi)發(fā)平臺(tái)，在含有Windows XP操作系統(tǒng)和集成開(kāi)發(fā)環(huán)境Xilinx ISE 13.2的PC作為系統(tǒng)的開(kāi)發(fā)環(huán)境，開(kāi)發(fā)了一種基于三模冗余的乘法器運(yùn)算核心冗余系統(tǒng)，系統(tǒng)的結(jié)構(gòu)如圖1。

　　強(qiáng)大的系統(tǒng)開(kāi)發(fā)環(huán)境：系統(tǒng)開(kāi)發(fā)環(huán)境為含有Windows XP操作系統(tǒng)和集成開(kāi)發(fā)環(huán)境Xilinx ISE 13.2的PC機(jī)作為系統(tǒng)開(kāi)發(fā)環(huán)境。Xilinx ISE系統(tǒng)功能有：1.提供了Verilog語(yǔ)法顏色顯示功能，程序很容易查錯(cuò);2.自行生成程序框架，可以加快系統(tǒng)開(kāi)發(fā)速度縮短系統(tǒng)開(kāi)發(fā)周期;3.多軟件協(xié)同綜合和仿真，ISE內(nèi)部可以使用集成的仿真功能組件ISIM和網(wǎng)表綜合功能組件XST，也可以指定其它公司的仿真和綜合工具作為ISE環(huán)境的默認(rèn)開(kāi)發(fā)工具;4.底層布局布線(xiàn)編輯和時(shí)序、面積和I/O約束，系統(tǒng)可對(duì)生成的布局布線(xiàn)后網(wǎng)表進(jìn)行自行修改其布局布線(xiàn)情況，以進(jìn)一步來(lái)增強(qiáng)系統(tǒng)性能，通過(guò)對(duì)系統(tǒng)各種關(guān)鍵路徑進(jìn)行時(shí)序約束可以增加系統(tǒng)運(yùn)行頻率，對(duì)模塊進(jìn)行面積約束可以減少系統(tǒng)FPGA資源消耗。