XILINX 發布 65NM VIRTEX-5 系列

XILINX 發布 65NM VIRTEX-5 系列——
業界最高性能的平臺 FPGA

公司希望憑借領域優化的新系列 FPGA，進一步推進向 224億美元 ASIC/ASSP/PLD 市場的進軍

可編程邏輯解決方案世界領先提供商賽靈思公司 (NASDAQ: XLNX)，發布其新的 Virtex™-5 系列領域優化現場可編程門陣列 (FPGA)，該系列基于業界最先進的 65 納米 (nm) 三極柵氧化層技術、突破性的新型 ExpressFabric™ 技術和經過驗證的 ASMBL™ 架構。在今天一份相關的聲明中，賽靈思宣布發運首批 Virtex-5 LX 平臺，更多平臺將在未來 18 個月內陸續發運。
關鍵設計團隊在工藝技術、架構和產品開發方法學方面的創新，使 Virtex-5 FPGA 在性能和密度方面取得前所未有的進步——與前一代 90-nm FPGA 相比，速度平均提高 30%，容量增加 65%——同時動態功耗降低 35%，靜態功耗保持相同的低水平，使用面積減小 45%。 
Virtex-5 系列代表了賽靈思獲獎的 Virtex 產品線的第五代產品。自從 1998 年推出以來，Virtex 系列已成為業界高性能 FPGA 領域首選產品，累計營收超過 40 億美元。通過今天的新聞發布，將有比以往更多的設計者從賽靈思 FPGA 的內在靈活性和成本優勢中獲益，推動公司進一步向 224 億美元*的整個 ASIC/ASSP/PLD 市場高性能板塊進軍。
“通過采用 65 nm 三極柵氧化層工藝，再加上我們的 ASMBL 架構和革命性的 ExpressFabric 新技術的獨特優勢，Virtex 設計團隊提供了目前市場上任何 FPGA 中最高水平的性能、密度和特性集成度，”賽靈思董事會主席、總裁兼首席執行官 Wim Roelandts 說。“大量的應用正越來越多地在系統核心中采用我們的平臺 FPGA，這些應用涵蓋了從聯網和電信基礎設施到無線基站和多媒體/視頻/音頻應用的廣泛領域。Virtex-5系列FPGA可加快取代傳統的定制IC這一趨勢。”

Virtex-5 系列——終極系統集成平臺
基于成功的 ASMBL（高級硅模組塊）架構，Virtex-5 系列包括面向高速邏輯、數字信號處理 (DSP)、嵌入式處理和串行連接性應用四種領域優化的平臺。通過 ASMBL 架構方法，賽靈思提供了更大的器件選擇自由，使客戶能夠選擇最適合其特定設計的特性和容量組合。就像 Virtex-4 系列一樣，在每種平臺中客戶可以在各種 Virtex-5 器件選項中進行選擇，以獲得與最終產品要求匹配的最佳特性組合。Virtex-5 LX 平臺首批器件現在發運，其它各種平臺將在 2006 年下半年至 2007 年上半年期間陸續發運： 
•    Virtex-5 LX，高性能邏輯——現在托運
•    Virtex-5 LXT，具有串行連接性的高性能邏輯——2006 年下半年
•    Virtex-5 SXT，具有串行連接性的高性能 DSP——2006 年下半年
•    Virtex-5 FXT，具有串行連接性的嵌入式處理——2007 年上半年
“三合一”網絡基礎設施翻新推動可編程性需求
憑借其新的 Virtex-5 系列內在的性能與靈活性優勢和公司在通信領域的歷史優勢，賽靈思準備通過與客戶合作，在下一次互聯網浪潮中——即語音、視頻和數據融合于同一網絡，廣泛稱為“三網聯合業務”——扮演重要角色。
在預期消費者對新型移動和固定業務的需求將不斷增長的情況下，如何使現有的網絡基礎設施獲得重生已成為全球電子行業急需解決的迫切問題。這一趨勢為半導體公司在廣闊的最終市場板塊帶來巨大的成長機會，包括有線/無線通信、消費電子、音視頻廣播、存儲器與服務器，及測試與測量等領域。  
專家們認為，“三網聯合業務”將促使對高性能平臺 FPGA 的需求形成高峰，使他們能夠適應不斷演進的消費需求、變化的行業標準、上市時間與成本壓力、以及對未來保護系統的需求。 
“帶寬聚集 (aggregation) 需求將增長 10 倍或更多，最終每通道將需要 20-50 Mbps 帶寬，以傳送這些新業務，”The Linley Group 公司高級分析師 Bob Wheeler 說。“高性能可編程解決方案，如 Virtex-5 系列，將在這一通信基礎設施翻新過程中在分組處理與傳輸方面扮演關鍵角色。”
據 ABI Research 公司分析師 Alan Varghese 分析，“未來的 SoC 解決方案必須將靈活性與極高性能的 DSP、處理和連接性能力相結合，以滿足傳送語音、視頻和數據的聚集帶寬需求。這種解決方案的一個例子就是賽靈思 Virtex-5 系列，這使該公司為把握這些即將到來的市場機會處在非常有利的地位。”
終極系統集成平臺滿足苛刻客戶要求
賽靈思與全球成千上百位系統設計師商討定義其下一代 Virtex-5 產品系列，在每一平臺中構建關鍵特性，以解決設計者對更高性能、更低功耗、高帶寬接口、更低系統成本和更短設計周期的需求。在 Virtex-5 系列的關鍵創新中，包含在 Virtex-5 LX 平臺中的有： 
•    65-nm ExpressFabric 技術與硬化 IP 塊提高性能——業界首個具有六個獨立輸入的查找表 (LUT) 和新型對角互連結構，減少了邏輯層次，改進了構造塊之間的信號互連，使邏輯性能比上一代 Virtex-4 平均提高 30%。此外，65-nm 結構通過在少 45% 的管芯面積上實現功能提高了邏輯利用率，并降低了動態功耗。其它增強功能及新的優化至550 MHz的硬化 IP 塊包括：具有 ECC 選項的 36 K 位大型雙端口 BRAM/FIFO 塊，用于實現更高的片上存儲器帶寬；除 DCM/PMCD 之外，帶有 PLL 的時鐘管理模塊 (Clock Management Tile, CMT)，用于實現最高質量的時鐘；以及一個具有增強乘法器的 DSP48E 塊，用于實現高精度、高性能信號處理。
•    第二代 I/O 技術簡化接口設計——第二代稀疏鋸齒形 (Sparse Chevron) 封裝技術可以讓設計者使用多達 1,200 個用戶 I/O，支持 1.25 Gbps 雙數據速率和 800 Mbps 單端信號傳輸，具有最高的信號完整性，最低的系統噪聲，同時可以簡化印刷電路板 (PCB) 布局。第二代 ChipSync™ 技術應用于每個 I/O，該技術同樣得到了增強，以改進源同步接口中時鐘/數據的動態現場校對能力。這些 I/O 技術結合在一起，確保了 DDR2 和 QDR II 等高帶寬接口的可靠操作。 
•    65-nm 三極柵氧化層技術、硬化 IP 塊降低功耗——65 nm 工藝下 1.0 V 內核和減小的內部電容，使 Virtex-5 器件比上一代器件降低 35% 的動態功耗。通過獨特的三極柵氧化層技術平衡性能與功耗，Virtex-5 FPGA 打破了更小工藝幾何尺寸產生更大泄漏電流的行業發展趨勢，保持了與其上一代 90 nm 工藝同樣低的靜態功耗水平。硬 IP 塊中的 ExpressFabric 與省電模式進一步降低了功耗。這些能力將幫助設計者滿足其功耗預算，防止熱失控和降低對散熱器和風扇的需要。
•    提高的集成度實現更低系統成本——與上一代 FPGA 相比，Virtex-5 系列提供多 65% 的邏輯單元（330,000 個 LC）和多 25% 的用戶 I/O（1,200 個 I/O）。通過提供包括寬范圍器件的四種領域優化平臺，客戶將只需支付需要功能的費用。配備新的串行外圍接口 (SPI) 和字節寬度外圍接口 (BPI) 配置模式，以支持低成本商用閃存，進一步降低了系統成本。
•    賽靈思 ISE 軟件工具及服務縮短設計周期 ——設計者利用 ISE™ Fmax 技術、PlanAhead™ 設計分析軟件和以經過預先驗證的 IP 核，可以快速達到 FPGA 性能目標，同時利用 ChipScope™ Pro 工具的高級驗證和實時調試功能，還可以縮短調試周期時間。其它在線資源、培訓課程、高級支持服務及賽靈思設計服務 (XDS) 全球網絡，將確保項目按時完成。 
目前可用的合作伙伴解決方案
    在 Virtex 系列歷經近十年創新而建立起來的廣大合作伙伴生態系統的基礎上，賽靈思與合作伙伴緊密協作，制作出專門用于優化 Virtex-5 架構新特性的設計工具和評估板。請查看來自 Synplicity、Mentor Graphics 和 Magma Design Automation 的相關合作伙伴新聞。