評Xilinx的28nm從三重氧化物到HIGH-K

　　皮墊太薄了換特氟龍

　　當集成電路進入28nm節點的時候，尺寸實在是太小了，柵極已經薄到只剩幾個原子的厚度，就算是弄上3層，仍然嫌薄， 因此，要另辟蹊徑。

　　水龍頭解決這個問題的辦法仍然很簡單：不用皮墊了，咱換個高防水性的材料，很薄的一層，但就是很管用，比如特氟隆什么的。果然問題圓滿解決。

　　可是問題又來了，特氟隆和龍頭中間的鐵旋鈕連接不太好，怎么辦?干脆，吧中間的鐵旋鈕換成銅的，就解決了。 銅本身比較致密，防水性本來就好，加上特氟隆，效果果然棒極了。

　　在集成電路中，剛才用水龍頭作比喻的高防水性，對應的就是介電常數K，高介電常數，就是所謂的高K，HIGH-K，金屬柵極，即是metal gate, 合起來，就是HKMG. 這樣，HIGH-K材料+金屬柵極， 就完全取代了二氧化硅氧化物+多晶硅柵極。用水龍頭作比方，就是特氟隆皮墊加銅旋鈕。

　　這個改變可不得了，革命性的，令人頭痛的柵極漏電一下子減少了100倍。要知道，這個柵極漏電乘以晶體管數目永遠是個很大的數，是靜態功耗的重要組成部分。 這部分的漏電如果減少了100倍，28nm FPGA的容量雖然翻倍了，仍然可以做到功耗減半。

　　HIGH-K的比較圖：

　　TSMC的艱難研發

　　HIGH-K這個工藝， INTEL早在45nm這個節點就搞定并采用了， TSMC雖然在芯片代工領域一直做得不錯，可比起INTEL，還是差那么一點點。 因此TSMC放棄了在45nm這個節電采用HIGH-K工藝，也使得在這個節點上，甚至沒有掌握三層氧化物這樣方法的公司被靜態功耗奇大無比的某款芯片折磨得抓狂，良率一直無法提高。

　　盡管如此，TSMC堅持在HIGH-K工藝上的投入，使得它在與其他芯片代工廠在28nm節點的爭奪中，開始占據先機。

　　可編程勢在必行

　　在28nm節點，由于尺寸的進一步縮小，使得需要維持開關的核心電壓降低，會降低動態功耗，這是天大的好事，再加上HIGH-K的對柵極靜態漏電革命性的減少，使得FPGA 目前的短板 “功耗“，與ASIC相比，有了質的提高， 因此，可以預計，2012年以后，FPGA大行其道，成為電子設計的絕對主流, 實現賽靈思提出的“可編程勢在必行“的目標并不僅僅是市場炒作。

　　學術化語言的版本

　　喜歡進一步深入研究的，請參閱本文的學術化語言版本，如下：

　　半導體工藝不斷細化的一個顯著好處是芯片的動態功耗不斷下降。因為可以采用更低的工作電壓，此外更小的尺寸有助于減小芯片內部分布電容。但在另一方面，由于晶體管體積的縮小，包括門極(柵極)泄漏電流以及源-漏泄漏電流在內的靜態泄漏卻在逐漸增加，因此帶來的功耗成了一大頑疾。門極泄漏就是電子穿過阻止其運動的絕緣層產生的泄漏電流。而在晶體管處于關斷狀態時，仍會有少量電子從源極向漏極流動，這就是源-漏泄漏。早在2004年，Intel發現因靜態泄漏導致的功耗已占到芯片總功耗的25%。進入65nm之后，隨著管子體積的縮小，標準薄氧化層晶體管的靜態泄漏急劇增大。為了同時實現高密度和低漏電流，業界各方面都在不懈努力研究各種減少泄漏電流的方法。一種稱為三重門極氧化層(triple-oxide)技術的工藝通過有選擇地增加門極氧化層厚度來減少泄漏電流，同時又不犧牲性能。盡管這三重門極氧化層仍很薄，但這些晶體管的確展現出比標準薄氧化層晶體管更低的漏電流。Intel公司則推出了針對45nm技術的HK+MG晶體管。所謂HK(High-K)就是采用相對二氧化硅而言具有很高絕緣常數的材料，它可在晶體管的門極和通道間產生一個強大的場效應，并呈現出很高的電子絕緣特性。采用金屬門MG (Metal Gate)還能增強門的場效應。因此，HK+MG組合有助于顯著減少漏電流，增加門電容和驅動電流。

　　賽靈思可編程平臺開發全球高級副總裁 Victor Peng 指出：“在 28 納米這個節點上，靜態功耗是器件總功耗的重要組成部分，有時甚至是決定性的因素。由于提高可用系統性能和功能的關鍵在于控制功耗，因此為了實現最高功效，首先必須選用適合的工藝技術。我們選擇了臺灣半導體制造有限公司 (TSMC)和三星(Samsung)的高介電層/金屬閘 (high-k metal gate)高性能低功耗工藝技術，以使新一代 FPGA 能最大限度地降低靜態功耗，確保發揮28 納米技術所帶來的最佳性能和功能優勢。”

　　與標準的高性能工藝技術相比，高性能低功耗工藝技術使得 FPGA 的靜態功耗降低了 50%，較低的靜態功耗可讓賽靈思向客戶交付業界功耗最低的 FPGA，且比前代器件的總功耗減少 50%。同時，新一代開發工具通過創新時鐘管理技術可將動態功耗降低 20%，而對賽靈思業界領先的部分重配置技術的增強，將幫助設計人員進一步降低33%的功耗和系統成本。