基于Actel FPGA的VGA顯示控制方案

　　(3).VGA驅(qū)動(dòng)時(shí)序

　　VGA的時(shí)序不是直接由模擬信號(hào)產(chǎn)生的，而是由數(shù)字信號(hào)控制的，為了將數(shù)字信號(hào)變成模擬信號(hào)，中間要經(jīng)過(guò)D/A轉(zhuǎn)換處理。VGA接口是沒有數(shù)據(jù)使能信號(hào)的，其顯示是通過(guò)行、場(chǎng)掃描的方式實(shí)現(xiàn)對(duì)顯示器進(jìn)行掃描控制實(shí)現(xiàn)的。所以，VGA的同步信號(hào)對(duì)時(shí)序的要求非常嚴(yán)格，如果同步信號(hào)沒有同步好，會(huì)造成顯示數(shù)據(jù)的丟失，甚至造成顯示混亂。VGA接口的這些特性，使得在應(yīng)用中必須由專門的VGA控制器來(lái)實(shí)現(xiàn)嚴(yán)格的VGA驅(qū)動(dòng)時(shí)序。

　　VGA驅(qū)動(dòng)時(shí)序中的行、場(chǎng)同步信號(hào)的格式是完全一致的，都由同步期sync、同步后肩back proch、同步前肩front proch組成。而像素信號(hào)則由頂/左邊框top/left broder、有效像素、底/右邊框bottom/right border組成。不同分辨率下，這些信號(hào)是一致的，只是對(duì)應(yīng)的高低電平的保持時(shí)間不同。

　　2.控制器框圖

　　設(shè)計(jì)采用ProASIC3+SDRAM(IS42S16400F/ IS42S32200F)+DAC(ADV7123)/電阻網(wǎng)絡(luò)的方案來(lái)實(shí)現(xiàn)。用戶可以根據(jù)不同的應(yīng)用場(chǎng)合，選用不同容量的ProASIC3系列芯片，為系統(tǒng)量身打造滿足功能需求且價(jià)格便宜的VGA控制器。