高效電源管理方案

　　數字降頻技術

　　在能源問題受到越來越多廣泛關注的今天，大部分電源標準不僅規定了滿載時的效率，而且還規定了整個負載范圍的平均效率，例如Energy Star 2.0規定的平均效率為87%。數字降頻方法可以更方便地提高平均效率。

　　準諧振反激式變換器的開關損耗比固定頻率的反激式變換器低，而且EM1性能更好，所以這種變換器得到廣泛的應用。準諧振反激式變換器面臨的挑戰之一是其開關頻率隨輸出功率的下降而上升。這低消了通過準諧振方式工作而帶來的效率提升，特別是在中等負載或低負載條件下。為了解決這一問題，英飛凌的準諧振PWM控制器ICE 2QS02G采用了數字降頻方法。此器件同時采用數字信號處理電路和模擬信號處理電路。數字信號處理電路包括一個加/減計數器、一個過零信號計數器和一個數字平均器;模擬電路包括一個電流測量單元和一個平均器。導通和關斷的時間點分別由數字電路和模擬電路決定。在滿載和輕載條件下，數字降頻使MOSFET分別在不同的過零信號點導通。在輕載工作條件下，開關頻率被有效地降低到一個相當低的水平，同時開關動作仍有效進行，從而確保了輕載時的高效率。為了驗證數字降頻方法對提升效率所具有的效果，英飛凌設計了兩種采用ICE2QS02G且不帶同步整流的準諧振反激式變換器原型，其效率測試結果示于圖4。從圖4所示效率測試結果可以看出，采用數字降頻方法可以顯著地提高系統的綜合效率，從圖4(b)還可看出采用CoolMOS 800V的方案甚至在低電壓和高電壓兩種條件下都達到90%的超高效率。

　　多相變換器

　　預測到2010年處理器將工作在1V和100A，到2020年希望處理器的電源電壓將是0.7V和更高電流。處理器工作在1V，100A(或更高)和GHz頻率時的高效電源管理(采用當今的元件和技術可達到的效率為70%~80%)成為設計人員面對的困難任務。

　　可以滿足當今處理器電源要求的唯一拓撲是多相開關模式變換器。這種拓撲采用兩個或更多相同組合單元，把這些單元的輸出連接起來，其輸出是所有單元輸出的總和。隨著工作電流要求的增高，需要有更多的單元(相)。一個最佳的設計需要折衷考慮相數、每個相的電流、開關頻率、成本、尺寸和效率。更高的輸出電流和更低的電壓，需要更嚴格的輸出電流調整。多相設計可采用幾種實用的方法。