基于AD9640的無線接收機設計

　　接收機排版布線

　　本設計中，接收機布線堅持2W原則：布線寬度為W，線間距不小于2W。PCB電路板分為模擬層和數字層兩個部分，共12層，制版安排見圖2，布線安排設計如下。

　　(1)模/數布線和元件排版分離。高速信號位于優質布線層clk-digital component和signal_1，高速信號線同低速信號線盡量遠離，重要的低速信號線位于低速信號層signal_2 和signal_3。首先，保證關鍵高速時鐘和信號線布放于層clk-digital component和signal_1;然后保證關鍵低速信號線位于層signal_2 和signal_3;其次，低速信號線進入高速布線層clk-digital component時應該遠離高速信號線(尤其是時鐘)，高速信號線進入低速布線層signal_2 和signal_3應該遠離低速信號線;最后，上述原則無法實施時應該增加布線層。

　　(2)PCB板下三層為模擬電路，上七層為數字電路;層clk-digital component布線64MHz時鐘;層signal_1布線64MHz數字信號，包括AD9640采樣64MHz高速數字信號;層signal_2 和signal_3布線小于64MHz的所有其它數字信號;將數字地GNDdigital2用多個過孔連接到GNDdigital1上，GNDdigital2僅僅為隔離模數兩個系統，保護模擬信號免受數字干擾。GNDdigital1作為電源+5V的數字地;GNDdigital2作為+1.8V、+2.5V、+3.3V的數字地。

　　(3)FPGA、穩壓片等所有核心元件位于頂層clk-digital component。

　　(4)各層敷銅接地方法：

　　● 層clk-digital component、signal_1、signal_2 、signal_3的大面積敷銅，并通過多個過孔連接到GNDdigital1;

　　● 層analog component的大面積敷銅，并通過多個過孔連接到GND analog。

　　(5)電源布線：電源線根據使用區域大面積填充，形成分割的電源平面。模擬電源平面PWRanalog分割為3.3V和5V兩個部分，數字電源平面PWRdigital分割為1.8V、2.5V、3.3V、5V四個部分。

　　實物制造及測試

　　圖4示出所設計的接收機實物圖，將其放置在一定的溫度、濕度和振動壓力之下測試以檢查任何設計或工作的缺陷。