LCD和相機總線方案中的功率轉折點

　　摘要：

　　當今手機的一個共同發展趨勢是LCD和相機總線的串行化，這是為了降低柔性PCB 成本，節省 PCB 空間，以及減少 EMI 組件。然而，在串行方案設計方面，人們可能認為：這些串行化方案會增加額外的功耗，原因是增加了器件。本文將闡明若能降低基帶驅動輸出，使其配合串化器輸入的較低驅動需求，那么串行化方案能夠降低鏈路功耗。設計人員如能了解 LCD 或相機總線的這一 “功率轉折” 點，就能降低設計功耗。

　　串行化趨勢：

　　隨著手機需要實現的功能越來越多，且外形越來越復雜，人們開始采用串行化技術來達到手機的設計目標。采用串行化技術就可使用較窄的柔性PCB (FPCB)，減少PCB空間，省去一些不必要的 EMI 組件，通過使用較小的連接器來提高可靠性。采用串行化技術，設計人員可以大幅減少通過 FPCB 發送的信號線數量，從而實現更小巧、更復雜的連接 設計。但即便有這些好處，人們還是心存疑慮：增加額外的器件來實現串行化方案，會不會導致系統功耗增加。鑒于手機設計有嚴格的功耗限制，因此，本文將討論采用串行化技術降低功耗的真實性。

　　并行實現方案：

　　圖1所示為一個典型的并行方案。

　　圖1：典型的并行方案。

　　在這個架構中，基帶處理器 (baseband processor, BP) 驅動電路的負載包括主PCB的走線、FPCB、FPCB連接器，以及翻蓋PCB上的走線和最終的顯示器負載。BP驅動電路必須能夠直接采用 LVCMOS 信令來驅動該負載。

　　采用RGB接口的顯示器可能需要高達24位的數據，而這對WQVGA顯示來說就需要8MHz或更高的帶寬，具體要視顯示屏分辨率而定。顯示屏分辨率越高，顯示器接口所需的信號帶寬就越大。

　　串行方案：

　　在串行顯示方案中，在主PCB和翻蓋PCB的數據通道上放置了一對器件。串化器位于主PCB上，將并行顯示數據轉換成串行數據流，并通過FPCB傳送到解串器。根據所采用的串行化架構而定，可以把數個串行數據信號縮減為一對差分信號。解串器將串行數據流轉換成驅動顯示器接口的并行數據流 (參見圖2)。

　　圖2：串行實現方案。

　　并行方案和串行方案有著重要的差別，而正是這些差別使得串行方案得以減少鏈路功耗。在主PCB上使用一個串化器后，BP 輸出驅動電路的要求就大大降低，這是因為串化器輸入的驅動負載比并行顯示器通道所需的低得多。采用串行接口后，BP還可降低輸出電壓，并允許串化器處理到顯示器驅動電路的電平轉換。例如，顯示器工作電壓為2.7V，BP可將輸出到串化器的電壓降至1.8V。然后，解串器將產生顯示器所需的2.7V信號。

　　此外，大多數串行方案采用差分信令協議，類似于低壓差分信號 (LVDS)。這種信號能大幅降低通過FPCB傳送數據所需的電壓振幅，還可減小信號鏈路的EMI。通過減小信號振幅，并因串行流中EMI減小而取消雙重屏蔽FPCB，串行方案就可以降低功耗。

　　功率轉折點：

　　對于給定的應用，采用串行方案開始比采用并行方案節省功耗的轉變點在于功率轉折點。就我們的例子而言，使用系統參數的經驗估算數值，通過比較手機中串行與并行數據路徑的顯示鏈路功耗，就可以近似得到功率轉折點。可從以下方程得到動態功耗：

　　在這一方程中：

　　C = 被驅動鏈路的有效負載電容

　　V = 顯示信號的電壓幅度

　　FCLK = 顯示數據通道帶寬

　　AFACTOR = 顯示信號的有效活動因子 (數據位電平轉換的平均速率)

　　NBITS = 顯示通道數據位寬

　　圖3：動態功率計算

　　在這些參數中，除C和AFACTOR之外大多數已在本文中討論過，C與系統相關，就并行方案而言，C可取值80pF來估算包括PCB走線，柔性連接器、FPCB、ESD/EMI部件以及顯示驅動電路輸入負載在內的典型應用。而AFACTOR與數據相關，并隨應用的不同而存在很大的差異，但在本計算中，則假設為50%。

　　使用這些參數以及圖3的方程，根據下面的參數計算出并行方案的功耗為29mW。

　　C = 80pf

　　V = 2.7V

　　Fclk = 8MHz

　　Afactor = 50%

　　Nbits = 24

　　對于串行方案，功耗計算稍有不同。這里采用的方法是同時計算BP驅動串化器的功耗，以及解串器驅動顯示驅動電路的功耗。

　　按照下面的參數，BP驅動串化器的功耗為0.5mW。

　　C=3pf

　　V=1.8V

　　Fclk=8MHz

　　Afactor=50%

　　Nbits=24

　　由此可見，由于BP輸出負載減小，因而可降低BP IO的電壓和驅動電流，從而大幅降低功耗。

　　使用同樣的方法，按以下參數計算出解串器驅動顯示驅動電路的功耗為14.5mW。

　　C=40pf

　　V=2.7V

　　Fclk=8MHz

　　Afactor=50%

　　Nbits=24

　　按此計算，本例的功率轉折點為14mW，即并行功耗和串行方案的并行部分功耗之差。這個功率轉折點決定了串行鏈路功耗達到平衡的閾值。對于本例，目前的串行方案的功耗指標為20mW以下。這意味著增加串行化處理的設計功耗僅增加6mW以下。如果進一步降低功耗，例如取消并行方案中常用的一些無源部件，串行方案便能夠真正達到功率轉折點。

　　通過精細地實施串行化，可以進一步降低顯示數據路徑的功耗，從而提高功率轉折點，這可包括取消一些EMI部件，以及顯示數據路徑上的ESD保護器件，因為在串行方案中，串化器和解串器對可為BP和顯示驅動電路提供抵御 FPCB 上電流瞬變的ESD保護。

　　串行方案進一步降低功耗的另一個途徑，是將解串器集成到顯示驅動電路中，目前已采用于某些應用。這樣就可以大大降低解串器的大電容負載，從而進一步降低功耗。即便在未集成解串器的應用中，仍然可讓解串器靠近顯示驅動電路，從而減小數據通道走線的長度和負載，進而降低功耗。

　　總結：

　　串行化技術已越來越多地應用到當今的手機設計中。串行化技術主要用于節省空間，但人們往往認為這會大幅增加系統功耗。本文消除了這種疑慮，并闡明了串行化技術實際降低功耗的原理。目前的串行化解決方案正在縮小串行功耗與功率轉折點間的差距。這意味著，除串行化技術給設計帶來的其它好處之外，串行解決方案的鏈路功耗能夠降低，因而整個系統的功耗得以降低。