賽靈思同時(shí)推出六大領(lǐng)域優(yōu)化開(kāi)發(fā)套件
作者：
時(shí)間：2009-12-08
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢(xún)
嵌入式開(kāi)發(fā)
嵌入式開(kāi)發(fā)套件幫助軟件開(kāi)發(fā)人員利用與ISE 11.4嵌入式版本一起提供的賽靈思 SDK(軟件開(kāi)發(fā)套件)環(huán)境立即啟動(dòng)開(kāi)發(fā)工作。開(kāi)發(fā)人員能運(yùn)行并修改作為目標(biāo)參考設(shè)計(jì)一部分提供的代碼樣本，充分利用全面實(shí)施的 MicroBlaze® 32 位 RISC 軟處理器內(nèi)核和全套常見(jiàn)處理器外設(shè)，其中包括 UART、多端口存儲(chǔ)控制器 (MPMC)、閃存、三態(tài)以太網(wǎng) MAC (TEMAC)、通用 IP (GPIO)、I2C/SPI、定時(shí)器/中斷控制器及調(diào)試端口等。利用作為EDK (嵌入式開(kāi)發(fā)套件)環(huán)境一部分的外設(shè)庫(kù)，硬件設(shè)計(jì)人員可利用基礎(chǔ)系統(tǒng)構(gòu)建商(BSP)工具修改參考設(shè)計(jì)，實(shí)現(xiàn)性能、功耗或資源優(yōu)化，進(jìn)一步擴(kuò)展代碼，優(yōu)化主要功能，確保實(shí)施方案充分發(fā)揮 FPGA 資源的優(yōu)勢(shì)。
評(píng)論