你會選擇LDO dropout voltage嗎？

LDO是我們常用的電源解決方案，dropout voltage（壓差）是LDO最常見的參數之一，但是并不是所有的工程師都能夠正確的設計LDO dropout voltage，導致產品可靠性具有隱患，降低平均無故障時間。

和DCDC開關電源架構不同，LDO內部的管子是工作在放大狀態的，在這樣的大前提下，LDO輸入輸入必須要滿足一定的壓差條件，LDO才能有效進行反饋調節，正常工作。

對于Dropout Voltage我們一共有兩個必關注因素：

第一個因素是Droput Voltage自身的范圍，這個在IC內部基本已經固定了，這部分是應用工程師無法管控的，我們只能根據需求合理選型與應用。

先介紹LDO內部影響Dropout Voltage的幾個原因，指導大家來正確選型。

LDO內部除了基本的LDO控制電流外，往往還有一些保護電路、放電電路、邏輯控制電路等，有的LDO內部還有電荷泵等接口，這些電路都是要吃電的，所以LDO的dropout voltage除了考慮內部管子的工作狀態之外，還要考慮內部其他電路的供電需求。

比如下面的LDO，輸出是1V@Iout=130mA時，Dropout voltage 為140mV，但是輸入卻不能選擇1.14V，這是小于輸入電壓1.4V的要求，設計將不會保證性能和穩定性，有很多工程師其實是知道這點的，但是在設計時非常容易忘記這一項，一定要仔細檢查。

即使LDO輸入電壓可以是1.14V，輸出是1V@Iout=130mA，我們也不能直接選擇輸出1.14V的電源提供給LDO。

Dropout Voltage我們無法改變，但是外部走線卻是完全掌握在我們自己手里，也是應用工程師必須管控的。

下面介紹第二個必考慮因素，走線。

我們舉"栗"說明，DCDC輸出1.14V；負載需求，1V@Iout=130mA。

下圖是線路損耗拆解，在走線100mΩ的情況下，如果要滿足負載1V@Iout=130mA的需求，則留給LDO的dropout voltage只有0.12v，無法滿足0.14V的規格，設計也無法保證性能和穩定性。

我們在走線時就要控制好走線的DCR，有必要仿真管控。

然而有人說實際應用中并沒有遇到電路異常的情況，這是因為我們的負載一般不會反復拉到最大負載，LDO本身也有一定的余量，但是這并不是合理的設計，凡是存在隱患的設計，當產品的數量升上去后，必然會暴露出問題，這就是墨菲定律，給用戶帶來糟糕的體驗。

上文只考慮了芯片內部和外部走線的因素，還有一種因素比較極限，這里也介紹下。

第三個因素是前置電源的紋波影響。

一般為了降低功耗，LDO前級選擇DCDC開關降壓電路，BUCK工作時會有紋波，使得LDO輸入電壓會有最低值，由于電容的存在，這一點的影響不是特別大，只有在極個別情況下才會考慮這點。

以上就是LDO dropout voltage設計時幾個基本的注意事項，可靠的設計一點也馬虎不得，當面對十幾、幾十甚至幾百個電源網絡時，工程師們，你能保證每個LDO的dropout voltage都能滿足設計要求嗎？