國產EDA扎堆、異構集成刷屏，世界半導體大會干貨合集！

異質集成、chiplet已成高頻詞匯。

作者 |  心緣
編輯 |  漠影
芯東西6月16日報道，2021世界半導體大會暨南京國際半導體博覽會于上周落幕，IC設計開發者大會作為半導體大會的平行論壇之一同期舉行。圍繞后摩爾時代下芯片設計的技術演進、創新方向與時代機遇，多家國內外芯片專家在剖析產業痛點的同時，分享了最新技術進展及行業觀察。在政策支持、資本助力以及國際形勢復雜多變的大背景下，芯片設計業作為國內半導體產業最具活力的領域之一，正保持高速增長。從CPU、GPU、DPU到AI芯片，哪些芯片設計領域成為創業風口？創業大潮中，有哪些創新的芯片架構正在積極探索落地商用？上游的IP、EDA工具和封裝技術又有哪些優化芯片設計流程、提高芯片設計效率的新技術風向？經過密集的聽會與逛展，芯東西發現異質集成、chiplet等已成為本屆大會上眾多演講嘉賓談及的高頻詞匯。此外，多家國產EDA廠商出現在此次展會上，比鄰新思科技（Synopsys）、楷登電子（Cadence）兩大國際EDA巨頭，分享各種優化芯片設計流程的最新工具。兩大創業新風口：GPU與DPU

“SoC的創業，確實最近一段時間走到非常未有的、非常高程度的關注。”在大會期間的SoC設計技術論壇上，半導體行業知名投資人、華登國際合伙人王林分享了兩個比較火的創業領域。一是GPU。當前GPU領域，全球頭部玩家僅英偉達和AMD，號稱要做“中國英偉達”的公司快20家了，上海有8家，南京有1家。“在中國創業這么大的芯片，這么需要巨額資本的創業，居然能夠一夜之間出來將近20家企業，我覺得在中國創業浪潮真的是非常非常迅猛。”王林談道，“全球就兩家在活著，中國未來有幾家活著，大家拭目以待。”從中國的創業火熱到過熱，變化飛快，誰是第一波殺出來的，速度非常重要。二是DPU。王林說，這是今年SoC創業里面最火的概念了，從去年開始苗頭漸起。DPU將一些CPU上要處理的加密解密或者存儲的轉化。英偉達看到了這樣一個趨勢，早在2019年就宣布以69億美元收購以色列Mellanox。傳統架構中，當CPU資源不夠，往往人們要買更多服務器，也就會同時將網絡、加速資源都擴容，從而帶來這些資源的冗余，從成本、功耗等角度，不是一個很好的選擇。現在的數據中心，都倡導以資源池的形式來做，即將所有數據處理相關的做一個資源池，各個資源都做成資源池，對每個資源池分別管理、擴容，用最中心的DPU做調度和管理。

大家認為，可能在未來的數據中心云端架構上，DPU取代了CPU，成為一個最關鍵的、最核心的芯片地位。如果把整個數據中心看成一整個大的服務器，DPU就是一整個大服務器里的CPU，這也是為什么以色列這家公司要花69億美金收購。講一個實踐，在數據中心最迅猛、最堅定走自研的芯片和硬件的新型架構的公司，就是全球公有云龍頭亞馬遜AWS。亞馬遜2015年以3.5億美金收購了一家以色列芯片商Annapurana Labs，里面有非常多做數據處理的高手。基于這家以色列公司的團隊，AWS發展出來一系列的自研芯片，有加密芯片、加速卡、調度的系統等等。基于自有芯片架構及自有的一整套云端管理系統，AWS的數據中心算力得以進一步釋放，能更靈活去支持客戶定制化的東西，并在一定程度上擺脫對硬件廠商的依賴。所以，網絡的新型云端架構更新，帶來了非常多的機會。中國創業公司得天獨厚的優勢，為確保供應鏈安全，中國大芯片的供應商，有很多創業機會。同時挑戰也很大，王林挑了幾條來講：大芯片SoC、云端SoC創業不僅拼芯片能力，也拼系統能力，對于系統的理解、對于整個云端架構未來趨勢的理解和把握，非常難。
自主CPU的核心要素與技術要求

怎樣的處理器，才是真正自主的處理器？在SoC設計技術論壇上，龍芯中科副總經理明旭從理論層面，對這一話題加以探討。信息產業發展這么多年，形成了兩套技術體系，WinTel體系統一了PC和服務器，AA體系統一了移動端，但這兩個體系都在美國的掌握之中。跟著別人的體系走，是沒有出路的。只有靠自己，下決心搞體系替代，才是唯一的出路。在這個過程中，有兩個坎必須邁過——自主CPU和自主操作系統。如果處理器要實現自主，就要在指令集自主的基礎上，能夠自主設計微結構。現在幾類主要國產處理器，分別采用引進合作、Arm授權、自主架構的模式。引進合作，現在只剩x86架構，由于x86指令集沒有授權的說法，只能靠合資建廠的方式去打知識產權的擦邊球，因此沒有自主性可言。Arm授權方式很多，包括軟核、硬核、指令集。但其指令集的擴展是嚴格受限的，這恰恰是Arm生態建設成功的根本抓手，是不會放手的。用這樣國外的指令集，只能做產品，無法構建自主的產業體系。如果要發展自主的產業體系，必須從自主的指令集做起。

明旭打了個比方，通用處理器的要求就像培養一個孩子，要他成為學習好、品德高、運動能力強、還會做菜，這才是通用處理器。因此對于通用處理器的設計要求是很高的，在所有芯片類產品里，通用處理器的技術要求基本上是一個珠穆朗瑪峰的存在。通用處理器的核心價值，并不在我們看到的芯片上，而是在CPU核心上和支撐軟件生態的基礎軟件上，就像一個啞鈴，份量都在兩頭。上層應用的性能和穩定性是三部分綜合優化的結果。現在較受關注的“后門”問題，恰恰也在軟件兩頭。對于CPU核心自主處理器來說，從上層應用到底層處理器微結構的技術鏈貫通，可以針對熱點代碼，結合軟硬件進行深度優化。另外，可以持續通過微結構升級的方式，來提升芯片性能。其實，對于有條件的黑客和攻擊者來說，在芯片內部，也就是在CPU核心內部放置后門，是最有效也最隱秘的技術手段。當年斯諾登曝光“棱鏡門”的時候，其實沒有任何證據證明美國在芯片內部放了后門。但因為美國沒有底線的行為，使得大家對美國處理器的安全性和是不是放后門開始有各種質疑和猜測，并在此過程中發現了一些蛛絲馬跡。“對于自主CPU來說，不用說，后門肯定沒有！因為整個微結構都是我寫的。”明旭說，前一段很受關注的處理器漏洞，解決起來也都得心應手。那是一個體系結構上的漏洞，在摸清機理之后，龍芯解決CPU漏洞只用了一行代碼。另外，還有針對性在CPU核內的內存安全機制。對于你拿別人的核來攢的CPU來說，后門難防。因為核心不是你做的。微結構持續升級的能力沒有，而且供應鏈上的風險也很大。在明旭看來，一定歷史時期內，因為技術發展階段不同，用別人的核來攢CPU無可厚非。有問題是，明明拿別人的核來攢，非要說自己做的，這個問題就大了。到時候出了問題，誰負責？實際上沒有人能負得起這個責任。總的來講，真正核心技術包括無法引進的、即使引進了也難以消化吸收的芯片技術。對于CPU高復雜系統，用別人的CPU核攢芯片，不復雜，復雜的是CPU核的內部，上百萬甚至上千萬行的代碼，沒有設計文檔。你把每一行代碼都看懂，拼起來還是不懂。就像打開一個豬的大腦，可以看到每一顆神經元，甚至可以看到在跳，但它在想什么，你不知道。明旭認為，高復雜系統的能力建設，是一整套體系能力的建設，至少需要30年的時間，在長期的自主研發過程中逐步演進，一步步堆出來的。在演進過程中，除人才、機制和經費，時間是最重要的創新因素。“龍芯在這上面已經努力了20年，我們還是有信心，再用10年時間，把我們處理器設計能力達到國際水平！”明旭說，龍芯處理器當前即是在走這樣一條路，從指令集、IP核到芯片模塊，都完全自主設計，沒有使用任何第三方IP，“這在國內處理器廠商中是絕無僅有的。”

今年4月份，龍芯推出自主指令集LoongArch，具有完全自主、運行效率高、生態兼容三大特點，并實現了CPU核心自主優勢，既能通過微結構的持續升級來提升性能，又能進行全方位處理器的安全性設計。除了龍芯中科外，我們也在展會看到了瀾起科技、飛騰等國產CPU供應商的身影。基于飛騰CPU的產品已覆蓋臺式機、一體機、便攜機、瘦客戶機等多類終端以及服務器和工業控制嵌入式產品等，瀾起科技剛于今年4月發布其第三代津逮CPU服務器處理器。
高能效是主攻方向，智能汽車離不開大芯片

在世界半導體大會期間，多家專注于AI芯片的公司分享了他們的架構設計理念。比如在大會首日，南京大學特聘教授、IEEE Fellow、南京風興科技董事長王中風分享了他們所研發的隨機稀疏高能效神經網絡加速器。他談到主要做的一些優化工作：一是降低算法復雜度，其快速卷積算法可將主要計算量降到30%甚至更多；二是滿足存儲空間及帶寬需求，他們采用動態的計算流方案，可有效降低存儲帶寬壓力；三是在內存、帶寬限制情況下優化硬件設計單元，王中風團隊設計的總架構，基于前期的算法和存儲空間優化，在多數情況下能取得2.5倍以上的能效比。

脫胎于清華大學微電子所的清微智能則聚焦可重構計算芯片。據清微智能首席架構師于義分享，其核心技術可重構計算（CGRA）兼具通用性和高能效，能夠達到和ASIC相當的計算能效，同時又有接近軟件可編程的靈活性，使得芯片能快速處理最新算法。目前清微智能已量產TX210、TX510、TX231芯片，并正在開發馬上要量產投片的TX511，峰值算力將達到2TOPS。于義透露說，未來清微智能的可重構計算芯片規劃是從端側AIoT一直發展到云端，最后實現通用計算，每瓦算力達到500-1000TOPS。主攻AIoT應用的大魚半導體，在大會期間推出了其應用于藍牙無線耳機的首款音頻智能SoC——U2。U2采用臺積電40ULP的低功耗工藝，并在此基礎上優化了芯片設計、系統軟件和協議棧。另外，U2采取了分離設計的方法，將電源、射頻、音頻隔離開，從結構上杜絕底噪問題。據其分享的測試結果，在播放狀態下，內嵌U2的TWS耳機將市面上常見的20+mW的音樂播放功耗，壓縮到12mW，僅為AirPods的2/3；通話狀態下功耗19mW為AirPods的2/3；待機狀態下功耗0.5mW，為AirPods的1/4。

面向自動駕駛計算芯片賽道，黑芝麻智能CMO楊宇欣分享道，過去車企都講“里程焦慮”，但隨著汽車智能化的提升，現在廠商更多是“算法焦慮”，要求汽車足夠智能，一定要有足夠強大的算力支撐。他認為，核心芯片應該是在整個產業鏈發展過程中最核心的一個環節。但真正在做車規級大芯片，或車規級高性能芯片的智能公司少之又少，不超過1%。這是因為安全可靠性是最大的門檻，對設計能力和耐力的要求極高，會把不少廠商難住。楊宇欣透露說，黑芝麻智能將不斷演進大算力芯片，明年會發布200TOPS以上算力的芯片。談到AI芯片的應用，宙心科技CEO陳更新特別強調應用場景智能化的成功決定了AI芯片的成功。AI的生存需要去深耕，碎片化技術離不開長期的精力打磨和資源投入，需要認真調研應用環節，真正做到分析、提煉出來如何提供這種端到端的解決方案，才能與優秀的產品解決問題。“我不太認同通用計算，至少目前對于AI芯片來說。”陳更新認為，面向特定行業、特定目的的專用芯片，可能會很長一段時間有很強的生命力，會與GPU、CPU并存很久。最終，AI技術一定是從定制化走向通用化，但在達到通用化之前，它必須在定制化AI上走過很漫長的道路。
IP授權帶來“輕設計”之風

為了降低整體SoC設計的負擔，IP授權正成為芯片設計廠商流行的商業模式之一。隨著半導體產業遷移、芯片設計規模不斷擴大、物聯網呈現碎片化需求之后，一家企業想實現整個設計過程中全部環節的難度加大。有些廠商會將一些關鍵的核心技術，一些通用化、公用化的IT技術外包，或將整個設計服務外包，這類從事IP授權的廠商，又可以稱作“輕設計廠商”。芯原股份即專注于IP授權，2020年在全球IP廠商中排名第7，擁有包括顯示屏、AI芯片等在內的各種芯片設計所需IP。其商業運營高級副總裁汪洋先生將芯原股份的模式總結成一個新的名詞：芯片設計平臺即服務（Silicon Platform as a Service, SiPaaS）：未來，不單芯片制造環節可以代工，設計環節也可以交給像芯原股份這樣的IP授權公司，從而進一步降低成本。同樣從事IP授權的芯動科技，專注于高端工藝、高端IP的突破，其產品覆蓋了從55nm到5nm的全工藝，特別是FDX工藝，從22nm一直到5nm。芯動科技CPO姜燚稱，隨著高端芯片采用的先進制程越來越小，用戶在芯片IP上主要是工藝方面的焦慮。如果能實現全面又專注的服務，既能幫助客戶可以減少工藝的焦慮，又能讓客戶關注到自身的產品。
國產EDA元年已至，驗證是提速芯片設計的關鍵

設計芯片，離不開上游的EDA（電子設計自動化）工具。借助EDA，芯片的電路設計、性能分析、IC版圖設計等整個過程，都能由計算機自動處理完成。EDA工具處于芯片業的最頂端，市場大概百億美元，卻催生撬動4千億的電子信息市場，進而帶動40萬億數字經濟市場。一旦下端EDA受到沖擊，會讓EDA電路、電子信息以及數字經濟的產業結構發生很大變化，對整個社會的影響不可估量。如今各家EDA廠商都在研究讓芯片設計效率更高、門檻更低、效果的工具。比如，據Cadence中國區驗證產品工程總監張立偉分享，其高階綜合技術（HLS）能從底層出發來優化芯片設計過程，將高層次語言描述的邏輯結構，自動轉換成低抽象級語言描述的電路模型，在多方面完勝人工優化RTL的效率和結果。

賽迪顧問高級分析師呂芃浩在大會上提到了一系列數據，芯片設計成本越來越高，設計一顆5nm芯片大約4億美元，如果不用EDA工具，成本大約將達到1000億美元，不是任何一家公司能承擔得起的投入。半導體市場帶來了EDA市場的繁榮，2020年半導體市場的增幅約為6.8%，帶動了EDA的增長是11.9%，說明對EDA的需求在快速釋放。具體從結構上來看，物理設計與驗證今年增幅達到12%，這是除了IP之外增長最快的。2020年我國EDA市場規模約6.2億美元，僅占全球市場的5.4%；國內EDA廠商總營收約6億元，只占到全球市場份額的0.8%；同比增長44%；國產化率約14%，因此還有很大成長空間。有一種說法，2021年開啟了國內EDA的元年。據不完全統計，在2020年，國民EDA企業數量達到28家，基本上每年都會增加3~5家，成長速度很快，雖然很小，但在快速繁衍。資本熱度也非常高。在2019年之前，EDA領域沒有什么關注點。但是從去年開始，尤其到今年，這種公司數量非常多，單就上半年，融資總額超過十幾億。除了華大九天側重模擬工具外，多家面向數字EDA的國產廠商也在快速發展，華大九天、國微思爾芯、杭州廣立微等均已準備IPO。目前因AI芯片復雜程度高，研發成本上升，研發時間也不可逆轉，任何一個環節都不出錯。因此驗證環節必須貫穿于整個設計過程中，及時發現問題并解決問題，提高芯片設計的效率，推進AI芯片快速推向市場。從這個角度看來，數字EDA發展大有可為。總體來看，驗證工具已是中國EDA的重要賽道。紫光芯云CTO鄧世友分享了一個數據：約7成左右的芯片研發時間都用了在做驗證和仿真。呂芃浩亦提到從2010年開始到2020年，驗證工程師的數量已經超過設計工程師了，驗證在設計中起到的作用愈發明顯，驗證成本也超過了設計。降低芯片設計成本還有一個趨勢——上云。鄧世友說，當下，云計算在提升小芯片設計效率、降低成本方面幫助極大，例如EDA上云，可以滿足對芯片算力彈性需求。考慮到成本問題和配置的復雜性，芯片設計上云正成為一個新趨勢。

EDA上云，可以最大優勢利用云天然的彈性，能夠滿足資源100%的供給，通過云能夠獲得靈活的算力和足夠的存儲的性能，并且可以按需購買算力，設計環境也得以快速構建。此外，用戶還能在云上獲得三是生態全鏈路服務。同時，邏輯設計錯誤是導致流片失敗的第一因素，這也可以通過前期的設計仿真過程加以規避。另外，仿真驗證需要彈性算力，用算力換時間，是提升效率的最有效手段。因此紫光云推出一站式芯片云服務平臺，希望基于該平臺，構建一個滿足芯片設計五大核心要素的基礎支撐，提供算力、設計環境和芯片設計服務，從而提速客戶芯片設計。對于節約運維、機房成本，抑或是異地協同辦公場景、人力不足、算力不足等痛點，芯片設計上云都能帶來好處。速石科技資深架構師萬山青同樣分享了一些云端EDA的經驗。上云思路大體有兩類。一是將云當成本地機房的延伸，即另一個地方的IT基礎環境用；二是云原生的思路，比較適合新的設計公司，如果能很好地以更適合云上平臺的方式去取用資源，將獲取更高收益，同時降低成本。速石科技做的事，即是在云上構建IC設計環境，利用AI算法優化對接芯片設計公司以及各類EDA工具軟件等，直接為芯片設計公司提供工具最優解，使其能更好地專注于設計本身。同時，自動化工具也有助于提升芯片設計效率。Codasip中國區總經理相海英說，用工具來做自動化設計和定制，不僅能節省開發時間、節約開發成本，而且能保持新加了指令以后，軟件工程師還可以基于C和C++做普通應用軟件開發，無需用嵌入匯編的形式，就能保留大的生態。在世界半導體大會期間，EDA創企芯華章發布《EDA 2.0白皮書》，并提出后摩爾時代中EDA面臨的一些挑戰，包括EDA設計流程與系統級軟硬件需求缺少關聯，能同時理解兩者的專家非常稀缺；設計周期長，無法滿足應用快速創新需求；設計投資大，成本高，項目風險大；需要新建大規模團隊，整個EDA流程高度依賴經驗，芯片設計人才難求。芯華章科技董事長兼CEO王禮賓相信，智能化的EDA 2.0時代，會使設計芯片像開發程序那樣簡單，制造芯片像搭積木那樣靈活。中國科學院院士、上海交通大學黨委常委、副校長毛軍發同樣在主題演講中提到EDA落后的原因：一方面是研究算法較多，但很零散，沒有規劃、集成，沒有形成能力；另一方面，大型軟件工程能力較弱，經驗較少，用戶不愿用國產軟件，形成惡性循環。毛軍發院士也分享了其項目組的研究成果，比如研發國內第一款具有自主知識產權的電磁-熱-應力耦合多物理層仿真軟件，合作研制出首套系列國產射頻EDA商用軟件，包括48款國產射頻EDA商用軟件工具、500種高精度PDK模型，與中芯國際工藝兼容的集成無源器件IP庫已量產3.5億顆，基本實現無源集成電路EDA工具自主可控。

毛軍發院士認為：“摩爾定律面臨極限挑戰，轉折點臨近，半導體異質集成將為集成電路變道超車發展提供歷史機遇。”單一半導體工藝集成電路存在局限性，而異質集成電路采用系統設計理念，融合不同半導體材料、工藝、元器件或芯片優點，應用chiplet、集成無源器件等新技術，通過采用2.5D或3D高密度結構，實現復雜功能和優質的綜合性能。同時，異質集成電路具有靈活性大、可靠性高、研發周期短、成本低、小型化輕質化等特點，且對半導體設備要求低，不受EUV光刻機限制。美國非常重視異質集成這一方向，此外日本、韓國、新加坡及我國臺灣地區均有異質集成相關研究計劃。面向chiplet方向，英特爾、三星都發布了3D封裝集成研究進展。

臺積電也將封裝技術的重心逐漸從后端封裝廠移到前端半導體代工廠。臺積電在主推SoIC，采用最先進封裝互聯技術為3D Fabric，芯片之間的IO間距可以小到1μm左右。SoC是把IP平面集成在一個芯片里，而SoIC可以把多個chiplet以3D堆疊集成。目前臺積電已實現用3D Fabric技術完成12層堆疊的SoIC，如果SoIC成為下一代芯片系統的主流技術，那么臺積電將會在半導體行業更加強勢。

AMD也在積極布局異構集成，并判斷異構計算將成為未來高性能計算發展趨勢的關鍵之一。在持續引入新制程節點的過程中，AMD意識到性能的提升，不能僅依賴于制程的進步，還需要更多其他方面創新，來驅動性能和算力提升。高級副總裁、大中華區總裁潘曉明說，AMD的嘗試結果是，制程技術的演進大約占性能提升的40%，平臺和設計優化變得更為重要，它涵蓋了從處理器、微架構、模塊之間如何連接以及硬件和軟件系統優化等所有內容，占據了系統提升的60%的比重。上述組合，實現了平均每2.5年提升2倍性能。例如在剛剛落幕的2021年臺北電腦展中，AMD展示了與臺積電合作開發的第一款采用3D堆疊封裝技術的芯片。以往，3D堆疊技術被用在閃存上，而AMD將這一技術引入CPU，突破性將AMD芯片架構以3D堆疊技術相結合，實現了超過2D芯片200倍的互聯密度，與現有的3D封裝解決方案相比，密度也可達到15倍以上。同時，潘曉明也提到AMD十分關注chiplet（芯粒）技術。2017年，AMD已在其處理器上采用chiplet技術將4個SoC互連，在第一代EPYC處理器中又通過Infinity技術將8個7nm chiplet CPU和1個12nm chiplet I/O相互連接，現已推出第三代EPYC處理器。日月光集團副總經理郭桂冠同樣在演講中談及chiplet，如果一味追求3nm、5nm，在良率上付出的成本極大，而如果采用chiplet技術，則無需集合成非常大的芯片，可以離散式分成幾個小芯片做整合，這樣良率將大大提高。他提到封測廠和客戶都喜歡chiplet，因為良率損失問題，在目前產能稀缺的情況下，這是很值得討論的話題。

當前道的晶圓制造成本愈發高昂，異質集成趨勢下，封裝技術的性價比優勢將進一步顯現。后道制造技術正加速芯片進化，即不再只是把芯片封起來，而是研究如何提高芯片的集成度、如何提高封裝體內部的高速互連。長電科技亦在圍繞異質集成的先進封裝技術方面積極布局。在主題演講中，長電科技首席執行長鄭力生動形象地描述了技術變化：如果將以前傳統意義上的“封裝”比作工人制造磚頭，那么如今的“封裝”就是用磚頭砌墻甚至搭建一棟房屋。如今從先進封裝到芯片成品制造的產業升級趨勢日趨明顯，封裝行業也更加注重和加強與芯片設計企業以及IP、EDA企業的互動協同。協同設計可優化芯片成品集成與測試一體化，并大幅提高效率。“因為我們的密度、集成度越來越復雜，所以必須在芯片前期規劃和設計時就把設計中間的晶圓制造和后道的成品制造聯系在一起，這樣才能保證良率，才能保證性能提高。”鄭力說。

賽道、發展方式、市場格局都在變化

在世界半導體大會開幕當日的下午場，賽迪顧問副總裁李珂分享了未來可能出現的三方面變化：第一，賽道可能會變。半導體猶如跑馬拉松，要比拼耐力，賽道越長，繼續跑得選手越少。而像5G、AI等新賽道，無論是新選手還是從其他賽道跳過來的老選手，都站在同一個起跑線上。第二，發展方式要變。現在摩爾定律放緩，所謂超越摩爾，比拼的是應變能力，能不能在同樣線寬、同樣工藝上實現價值最大化？這恰恰是中國廠商的機遇，并且中國是全球最大的單一市場，城市化進程也好、消費能力也好，最適合做超越摩爾的應用。最后是市場格局在變。在超越摩爾時代或者新的賽道不斷涌現的情況下，更多話語權向整機企業或電子企業甚至下游互聯網企業遷移，原來做一塊芯片賣幾百萬部手機、躺賺的時代已經結束，未來所謂的萬物互聯大量碎片化的市場中，更多要與整機企業、政府、終端客戶等協同，雖然基礎性、戰略性地位沒變，但是主導權或者話語權在下降。而在這一系列變化的驅動下，芯片從架構設計本身到上游的EDA工具、IP、平臺等都在持續演化，從各個層面來滿足終端用戶的需求。

*博客內容為網友個人發布，僅代表博主個人觀點，如有侵權請聯系工作人員刪除。