- 摘要：設計了一種用于高速ADC中的高速高增益的全差分CMOS運算放大器。主運放采用帶開關電容共模反饋的折疊式共源共柵結構，利用增益提高和三支路電流基準技術實現一個可用于12～14bit精度，100MS／s采樣頻率的高速流
- 關鍵字：
CMOS 增益提高 運算 放大器設計
增益提高介紹
您好，目前還沒有人創建詞條增益提高!
歡迎您創建該詞條，闡述對增益提高的理解，并與今后在此搜索增益提高的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
