- 針對現有的動態背景提取運動目標物體算法復雜且難以在硬件上實現的問題,研究了改進型surendra背景更新算法原理的特點,提出了改進型surendra背景更新算法的硬件結構,并對硬件結構進行綜合、仿真后,在FPGA芯片上實現。
- 關鍵字:
運動目標提取 surendra背景更新算法 FPGA
surendra背景更新算法介紹
您好,目前還沒有人創建詞條surendra背景更新算法!
歡迎您創建該詞條,闡述對surendra背景更新算法的理解,并與今后在此搜索surendra背景更新算法的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司

京ICP備12027778號-2 北京市公安局備案:1101082052 京公網安備11010802012473