高性能模擬與混合信號IC領導廠商Silicon Labs(芯科實驗室有限公司)今日宣布針對高速網絡、通信和數據中心等當今互聯網基礎設施的根基，推出業界最高頻率靈活性和領先抖動性能的時鐘解決方案。Silicon Labs的新一代Si534x“片上時鐘樹“系列產品包括高性能時鐘發生器和高集成度Multi-PLL抖動衰減器。這些單芯片、超低抖動時鐘芯片整合了時鐘合成與抖動衰減功能，設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級以太網、測試和測量以及企業和數據中心設備(包
關鍵字：
Silicon Labs Multi-PLL 時鐘
十幾年前，頻率控制行業推出了基于鎖相環(PLL)的振蕩器，這是一項開拓性創新技術，采用了傳統晶體振蕩器(XO)所沒有的多項特性。憑借內部時鐘合成器IC技術，基于PLL的XO可編程來支持更寬廣的頻率范圍。這一突破消除了為在特定頻率實現共振而切割和加工石英所需的材料加工工藝步驟。這一創新也使得對基于PLL的XO進行頻率編程成為可能并且實現極短交貨周期。
鑒于傳統振蕩器交貨周期可能接近14周或更長，許多硬件設計人員渴望利用可編程振蕩器獲得顯著的交貨周期優勢。不幸的是，嚴重的問題發生了。一些已經從傳統X
關鍵字：
振蕩器 PLL SoC
高性能模擬與混合信號IC領導廠商Silicon Labs今日宣布針對高速網絡、通信和數據中心等當今互聯網基礎設施的根基，推出業界最高頻率靈活性和領先抖動性能的時鐘解決方案。Silicon Labs的新一代Si534x“片上時鐘樹“系列產品包括高性能時鐘發生器和高集成度Multi-PLL抖動衰減器。這些單芯片、超低抖動時鐘芯片整合了時鐘合成與抖動衰減功能，設計旨在減少光傳輸網絡、無線基礎設施、寬帶接入/匯聚、電信級以太網、測試和測量以及企業和數據中心設備(包括邊緣路由器、交換機、
關鍵字：
Silicon Labs Si534x Multi-PLL
Analog Devices, Inc.(ADI)，全球領先的高性能信號處理解決方案提供商，最近推出了ADIsimPE?(個人版)仿真器，此款仿真器適合線性和混合信號應用，能夠進行虛擬原型開發，以滿足資源有限且要求產品快速上市的客戶的需求。ADIsimPE由SIMetrix/SIMPLIS?仿真器供電，它使用SIMetrix SPICE仿真線性電路，如精密基準電壓源、運算放大器和線性調節器以及SIMPLIS(分段線性系統仿真)，從而高速分析PLL之類的非線性電路并且能夠切換電源
關鍵字：
Analog Devices ADIsimPower PLL
日前，德州儀器 (TI) 宣布推出支持高級頻率調制功能的業界最高性能 14GHz 分數 N分頻PLLatinum? 鎖相環 (PLL)。該 LMX2492 提供業界最佳噪聲性能，比性能最接近的同類競爭器件低 6dB，可提升射頻 (RF) 靈敏度以及雷達覆蓋范圍及精確度。此外，該器件還支持 200MHz 的相位頻率檢測器、5V 充電泵電源以及 500 MHz 至 14GHz 的寬泛工作頻率。LMX2492 提供工業及汽車級(1 級)版本，適用于軍事與汽車雷達、微波回程、通信以及測量測試應用。 LMX2
關鍵字：
TI PLL LMX2492
Analog Devices, Inc. (NASDAQ:ADI)近日發布三款全新的鎖相環(PLL)器件ADF5355/ADF4355-2/ADF4155，其中一款具有業界最寬的頻率覆蓋范圍和最低的壓控振蕩器(VCO)相位噪聲，且在單個器件中實現這些性能。ADF5355 PLL具有同類最寬的55 MHz至14 GHz頻譜范圍;而ADF4355-2 PLL的頻譜范圍為55 MHz至4.4 GHz。這些器件可供需要單片高性能寬帶頻率合成器的RF和微波通信系統設計人員使用。這兩款PLL均集成超低相位噪聲VC
關鍵字：
ADI PLL ADF5355
相位噪聲源：
振蕩器的單邊帶相位噪聲主要特性通常如圖5所示，該相位噪聲(單位：dBc/Hz)在對數尺度上被繪制成偏移頻率f0的函數。
實際曲線近似由一系列區間構成，每一區間的斜率為1/fx，其中X=0表示白相位噪聲區間，即此時曲線斜率為0dB/decade。當X=1時，相位噪聲區間則稱為閃爍相位噪聲，其斜率為-20dB/decade。依此類推，其它區間則對應更大的X值。X值越大的區間與載波頻率越接近。
圖6所示為PLL時鐘發生器中相位噪聲的曲線圖。需要注意的是，本圖與前述圖5中所示的
關鍵字：
IC時鐘 PLL 噪聲 振蕩器 相位抖動
我們在本系列文章的前一部分[鏈接]已經討論了鎖相環(PLL)的應用以及在時鐘分配系統中，PLL相對于傳統振蕩器的優勢。接下來我們將會闡述基于PLL的時鐘分配系統的重要參數，這些參數都是設計時必須考慮的。例如，在實踐過程中，時鐘的準確時序對所有分配系統而言都非常重要。如果時鐘位置偏差范圍大，則可能會導致系統發生故障。時域中的這些偏差被稱為“抖動”。此外，抖動又分多個類別，譬如周期性抖動、周期間抖動、RMS抖動、長期抖動以及相位抖動。在本章節，我們將重點闡述“相位抖動&
關鍵字：
IC時鐘 PLL 噪聲 振蕩器 相位抖動
頻率源作為電子系統的核心，是決定電子系統性能的關鍵設備。雷達、通信、電子偵察和對抗設備中，高性能的頻率源是實現其整體設備高性能指標的關鍵技術之一。頻率源的相位噪聲和雜散抑制的性能直接影響整個系統的性能。其中采用鎖相環設計的頻率源具有輸出頻率高、頻率穩定度高、頻率純、低相噪、雜散抑制好等優點。
關鍵字：
PLL VCO AVR
一個采用典型無源環路濾波器的PLL系統如圖5所示，其中包括以I_Leakage表示的電流源，代表充電泵的泄漏電流。假定PLL是鎖定的，那么I_Leakage在充電泵關斷時，減少了CP保持的電量。當充電泵每PFD周期接通一次時，ICP_UP通過加上一個短的電流脈沖，補充CP損失的電量。
關鍵字：
PLL VCO IC
本文給出了一種簡單的模型，可用來在PLL系統中準確地預測由于充電泵和/或運算放大器泄漏電流引起的基準雜散噪聲的大小。知道如何預測這類噪聲有助于在PLL系統設計的早期明智地選擇環路參數。
關鍵字：
PLL VCO IC
大部分電路板設計人員知道時鐘組件選擇并不簡單。好在設計并提供時序組件的大公司認識到客戶面臨的這一問題，提供工具支持設計人員迅速完成時鐘樹，并不要求設計人員是模擬設計PhD。讓我們看一下目前選擇并設計時鐘組件所需要處理的某些問題，討論完成每一項工作需要哪些幫助。在電路板設計流程中，時鐘提供服務功能以滿足體系結構構建模塊的要求。在選擇這些體系結構組件之前，還無法確定所有的時鐘規范。注意，某些復雜的通信系統的確解決了體系結構的一些時序功能問題，例如，網絡同步等。選擇了體系結構單元后，電路板設計人員應注意電源
關鍵字：
電路板 LED IDT PLL
電子產品世界,為電子工程師提供全面的電子產品信息和行業解決方案,是電子工程師的技術中心和交流中心,是電子產品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網絡家園
關鍵字：
PLL 射頻前端 接收機 LNA 鎖相環
STM32F系列微處理器，或者說是Cortex-M3內核的MCU內，都集成了一個叫PLL的東西。PLL就是鎖相回路或鎖相環(Phase Locked Loop)，用來統一整合時脈訊號，使內存能正確的存取資料。PLL用于振蕩器中的反饋技術，將外部的輸入信號與內部的振蕩信號同步,鎖相環路的基本方框圖如下圖所示。一句話，PLL用來控制STM32F的時鐘頻率的。總而言之，STM32F系列MCU使用了這個東西，而我們在MCU上電之后，也就要對其正確的初始化，這樣，我們才能得到我們需要的時鐘配置。
關鍵字：
微處理器 STM32F PLL MCU 時鐘
所有的數字電路都需要依靠時鐘信號來使組件的運作同步，每單位時間內電路可運作的次數取決于時鐘的頻率，因此時 ...
關鍵字：
可編程時鐘 時鐘發生器 PLL
pll介紹
魔方之PLL
PLL，（Permutation of Last Layer），魔方速度還原法CFOP的最后一步，是將最后一層的方塊移動到正確位置的一步。共有21個公式。（還有其他版本）
---------------------------------------------------------------------------------------------
PLL( [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473