fsp:fpga-pcb 文章最新資訊

基于FPGA+DSP的實(shí)時(shí)圖像處理平臺(tái)的設(shè)計(jì)與實(shí)現(xiàn)

藥用管制瓶在灌裝前必須進(jìn)行多個(gè)指標(biāo)檢測(cè)。針對(duì)實(shí)際生產(chǎn)的需要，基于FPGA和DSP，提出并設(shè)計(jì)了小型化、低功耗的多通道高速實(shí)時(shí)圖像采集、處理和顯示系統(tǒng)。給出了影響系統(tǒng)性能的主要因素。
關(guān)鍵字：平臺(tái) 設(shè)計(jì) 實(shí)現(xiàn) 圖像處理實(shí)時(shí) FPGA DSP 基于

基于USB和DSP的數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)

摘要：介紹了一種利用USB2.0的高速傳輸特性，基于USB和DSP的數(shù)據(jù)采集系統(tǒng)。詳細(xì)論述了系統(tǒng)的總體結(jié)構(gòu)、部分硬...
關(guān)鍵字： USB DSP FPGA

自動(dòng)測(cè)試軟件可靠性量化評(píng)估技術(shù)研究

　　0引言　　隨著計(jì)算機(jī)、通信等技術(shù)的發(fā)展，各種電子裝備如電臺(tái)、通信控制器等在部隊(duì)得到大量應(yīng)用。為完成戰(zhàn)場(chǎng)快速測(cè)試維修，各軍種研制和集成了各種通用和專(zhuān)用測(cè)試系統(tǒng)，以及配套研發(fā)的系統(tǒng)級(jí)和板級(jí)TPS軟件。由于被測(cè)對(duì)象內(nèi)部檢測(cè)點(diǎn)、PCB文件、SCH文件、內(nèi)外部輸入輸出功能等測(cè)試資料不完整和不齊套，以及TPS研制時(shí)間的緊迫性，加上缺乏TPS軟件開(kāi)發(fā)經(jīng)驗(yàn)，目前軟件的可靠性及其測(cè)試存在需求、測(cè)試方法、評(píng)估等問(wèn)題。軟件是自動(dòng)測(cè)試系統(tǒng)運(yùn)行的核心，軟件的可靠性直接關(guān)系到自動(dòng)測(cè)試系統(tǒng)的作戰(zhàn)使命與任務(wù)。影響軟件的可靠性因素
關(guān)鍵字：測(cè)試 TPS PCB FMECA

賽靈思：從器件商向方案商“華麗轉(zhuǎn)身”

　　“我感到目前半導(dǎo)體企業(yè)正面臨一個(gè)問(wèn)題，就是他們不了解應(yīng)用，更不要說(shuō)多個(gè)相互銜接的應(yīng)用了。這使他們與系統(tǒng)客戶(hù)之間出現(xiàn)了一個(gè)‘?dāng)嗔褞Аl(fā)展受到了限制。”今年4月，有30多年半導(dǎo)體行業(yè)經(jīng)驗(yàn)的恩智浦執(zhí)行副總裁TheoClaasen先生對(duì)《中國(guó)電子報(bào)》記者說(shuō)。其實(shí)，很多半導(dǎo)體巨頭都已經(jīng)看到了這一點(diǎn)，并采取了向系統(tǒng)方案縱向延伸的戰(zhàn)略，使自己更加接近客戶(hù)。在可編程邏輯器件(FPGA)領(lǐng)域，賽靈思(Xilinx)公司也正在努力從一家器件廠商向一家要深入了解應(yīng)用的方案廠
關(guān)鍵字： Xilinx FPGA IC設(shè)計(jì) ISE

FPGA應(yīng)用愈加廣泛行業(yè)演進(jìn)呈現(xiàn)三大趨勢(shì)

　　FPGA（現(xiàn)場(chǎng)可編程邏輯器件）產(chǎn)品的應(yīng)用領(lǐng)域已經(jīng)從原來(lái)的通信擴(kuò)展到消費(fèi)電子、汽車(chē)電子、工業(yè)控制、測(cè)試測(cè)量等廣泛的領(lǐng)域。而應(yīng)用的變化也使FPGA產(chǎn)品近幾年的演進(jìn)趨勢(shì)越來(lái)越明顯：一方面，F(xiàn)PGA供應(yīng)商致力于采用當(dāng)前最先進(jìn)的工藝來(lái)提升產(chǎn)品的性能，降低產(chǎn)品的成本；另一方面，越來(lái)越多的通用IP（知識(shí)產(chǎn)權(quán)）或客戶(hù)定制IP被引入FPGA中，以滿(mǎn)足客戶(hù)產(chǎn)品快速上市的要求。此外，F(xiàn)PGA企業(yè)都在大力降低產(chǎn)品的功耗，滿(mǎn)足業(yè)界越來(lái)越苛刻的低功耗需求。　　第一時(shí)間采用新工藝提升性能降低成本　　半導(dǎo)體產(chǎn)品的集成度和成本
關(guān)鍵字： FPGA ASIC SRAM 低功耗

角逐中國(guó)市場(chǎng) FPGA企業(yè)各有高招

　　隨著產(chǎn)品對(duì)成本、性能、尺寸、安全性和功耗等要求不斷提高，F(xiàn)PGA（現(xiàn)場(chǎng)可編程門(mén)陣列）的應(yīng)用也逐漸增多。近年來(lái)，整個(gè)可編程邏輯器件產(chǎn)業(yè)的增長(zhǎng)速度幾乎是整個(gè)半導(dǎo)體產(chǎn)業(yè)增速的兩倍。同時(shí)，隨著中國(guó)在全球市場(chǎng)地位日益突出，各大FPGA廠商也加緊在亞太區(qū)尤其是中國(guó)市場(chǎng)精耕細(xì)作。　　提升服務(wù)品質(zhì) 深耕中國(guó)市場(chǎng) 賽靈思公司亞太區(qū)市場(chǎng)及應(yīng)用總監(jiān) 張宇清　　在新任首席執(zhí)行官 MosheGavrielov的帶領(lǐng)下，賽靈思在中國(guó)將獲得戰(zhàn)略性成長(zhǎng)，增長(zhǎng)更迅速。同時(shí)，依托中國(guó)經(jīng)濟(jì)的迅速增長(zhǎng)，賽靈思還將繼續(xù)通過(guò)優(yōu)秀
關(guān)鍵字： FPGA PLD

針對(duì)功率設(shè)計(jì)的SDR解決方案

　　由于像美國(guó)聯(lián)合戰(zhàn)術(shù)無(wú)線電系統(tǒng)(JTRS)這樣的計(jì)劃，軟件定義的無(wú)線電(SDR)早已被證實(shí)。然而，有許多問(wèn)題嚴(yán)重地制約著SDR的廣泛部署，其中相當(dāng)重要的問(wèn)題就是功率。　　功率是在設(shè)計(jì)每一個(gè)SDR子系統(tǒng)時(shí)的主要考慮因素，特別是因?yàn)樗鼈円谋扔布o(wú)線電更多的功率。例如，為了獲得預(yù)期的無(wú)線電通信距離(依賴(lài)于鏈路的狀況，典型值為5-10千米數(shù)量級(jí))，射頻(RF)前端必須具備足夠的發(fā)射功率。同樣，對(duì)于靠電池工作的無(wú)線電設(shè)備，RF前端、調(diào)制解調(diào)器和加密處理子系統(tǒng)的功耗都直接影響無(wú)線電設(shè)備的壽命。此外，對(duì)由調(diào)制
關(guān)鍵字： FPGA 無(wú)線電 SDR 功耗

視頻監(jiān)控系統(tǒng)中基于FPGA的視頻處理

　　視頻監(jiān)控系統(tǒng)是火車(chē)站、機(jī)場(chǎng)、銀行、娛樂(lè)場(chǎng)所、購(gòu)物中心甚至家庭保安的重要組件。隨著安全風(fēng)險(xiǎn)增加，對(duì)視覺(jué)監(jiān)視和記錄事件的需求以多種使用模式激增。因此，新架構(gòu)必須為橫跨一整套日漸繁雜的視頻監(jiān)控系統(tǒng)要求的成本效益方案提供可擴(kuò)展性。　　上市時(shí)間的壓力、新CODEC標(biāo)準(zhǔn)、日益廣泛的要求(包括先進(jìn)的目標(biāo)探測(cè)、運(yùn)動(dòng)探測(cè)、目標(biāo)跟蹤和目標(biāo)跟蹤特性)，這些不過(guò)是新型視頻監(jiān)控架構(gòu)所面臨挑戰(zhàn)中的幾項(xiàng)。伴隨挑戰(zhàn)而來(lái)的是對(duì)可擴(kuò)展為不同性能范圍的實(shí)現(xiàn)的需求。　　對(duì)于從低端到高端以及從單機(jī)到PC擴(kuò)展卡的任何視頻
關(guān)鍵字：視頻監(jiān)控 DVR FPGA Xilinx

NI推出圖形化系統(tǒng)設(shè)計(jì)平臺(tái)最新版本LabVIEW 8.6

　　NI 日前隆重發(fā)布了可應(yīng)用于控制、測(cè)試及嵌入式系統(tǒng)開(kāi)發(fā)的圖形化系統(tǒng)設(shè)計(jì)平臺(tái)的最新版本——LabVIEW 8.6。得益于LabVIEW軟件平臺(tái)天生并行的圖形化編程方式，LabVIEW 8.6版本提供了全新工具幫助工程師和科學(xué)家們從多核處理器、現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGAs) 及無(wú)線通信等商業(yè)技術(shù)中獲益。　　目前，為了能夠使用這些最新技術(shù)，工程師們往往不得不使用非專(zhuān)為并行編程設(shè)計(jì)的軟件工具。而最新版的LabVIEW則為他們提供了獨(dú)立的平臺(tái)，通過(guò)采用多核處理器技術(shù)提高
關(guān)鍵字： NI LabVIEW 8.6 嵌入式 FPGA

基于FPGA的超聲波液體密度傳感器

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字：超聲波液體密度 FPGA 聲速法

滑動(dòng)相關(guān)法偽碼捕獲的FPGA實(shí)現(xiàn)

引言　　對(duì)于碼分多址的擴(kuò)頻通信方式而言，只有當(dāng)接收端本地偽碼與發(fā)端偽碼處于相同相位狀態(tài)時(shí)，有用的信息才能被解出。因此，擴(kuò)頻序列相位的捕獲與跟蹤是擴(kuò)頻通信系統(tǒng)的關(guān)鍵，而偽碼序列相位的捕獲尤為重要。滑動(dòng)相關(guān)法是常用的方法之一。擴(kuò)頻通信系統(tǒng)要求實(shí)時(shí)性，以及較高的數(shù)據(jù)處理速度，這正是FPGA的優(yōu)勢(shì)。所以在擴(kuò)頻通信系統(tǒng)中，大量應(yīng)用FPGA芯片作為前級(jí)處理芯片。實(shí)現(xiàn)原理原理分析　　接收機(jī)端接收到的擴(kuò)頻信號(hào)可以表示為：　　其中，P_{r}為接收信號(hào)功率，τ_1xhvv99hnvjz為傳輸時(shí)延，
關(guān)鍵字： FPGA 擴(kuò)頻通信多址滑動(dòng)相關(guān)法

基于FPGA的QPSK信號(hào)源的設(shè)計(jì)與實(shí)現(xiàn)

前言　　調(diào)相脈沖信號(hào)可以獲得較大的壓縮比，它作為一種常用的脈沖壓縮信號(hào)，在現(xiàn)代雷達(dá)及通信系統(tǒng)中獲得了廣泛應(yīng)用。隨著近年來(lái)軟件無(wú)線電技術(shù)和電子技術(shù)的發(fā)展，DDS（直接數(shù)字頻率合成）用于實(shí)現(xiàn)信號(hào)產(chǎn)生的應(yīng)用越來(lái)越廣。DDS技術(shù)從相位的概念出發(fā)進(jìn)行頻率合成，它采用數(shù)字采樣存儲(chǔ)技術(shù)，可以產(chǎn)生點(diǎn)頻、線性調(diào)頻、ASK、PSK及FSK等各種形式的信號(hào)，其幅度和相位一致性好，具有電路控制簡(jiǎn)單、相位精確、頻率分辨率高、頻率切換速度快、輸出信號(hào)相位噪聲低、易于實(shí)現(xiàn)全數(shù)字化設(shè)計(jì)等突出優(yōu)點(diǎn)。　　目前，DDS的ASIC芯片如
關(guān)鍵字： FPGA 信號(hào)源 ASIC QPSK DDS

在DDR3 SDRAM存儲(chǔ)器接口中使用調(diào)平技術(shù)

　　引言　　DDR3 SDRAM存儲(chǔ)器體系結(jié)構(gòu)提高了帶寬，總線速率達(dá)到了600 Mbps至1.6 Gbps (300至800 MHz)，它采用1.5V工作，降低了功耗，90-nm工藝密度提高到2 Gbits。這一體系結(jié)構(gòu)的確速率更快，容量更大，單位比特的功耗更低，但是怎樣才能實(shí)現(xiàn)DDR3 SDRAM DIMM和FPGA的接口呢?調(diào)平技術(shù)是關(guān)鍵。如果FPGA I/O結(jié)構(gòu)中沒(méi)有直接內(nèi)置調(diào)平功能，和DDR3 SDRAM DIMM的接口會(huì)非常復(fù)雜，成本也高，需要采用大量的外部元件。那么，什么是調(diào)平技術(shù)，這一技
關(guān)鍵字： FPGA 存儲(chǔ)器 DDR3 SDRAM

松下新高清晰攝像機(jī)選用Altera Cyclone III FPGA

　　Altera公司宣布，松下公司在P2 HD專(zhuān)業(yè)廣播高清晰攝像機(jī)中選用了Cyclone® III FPGA。P2 HD AJ-HPX2700和P2 HD手持式AG-HPX170是松下公司為滿(mǎn)足全球范圍內(nèi)對(duì)高清晰(HD)廣播需求而開(kāi)發(fā)的兩款無(wú)磁帶攝像機(jī)。　　隨著全球市場(chǎng)向HD的邁進(jìn)，廣播行業(yè)需要高清晰圖像質(zhì)量。在松下公司P2 HD專(zhuān)業(yè)廣播高清晰攝像機(jī)中，Cyclone III FPGA提供HD視頻處理功能，實(shí)現(xiàn)與P2存儲(chǔ)卡的接口，并控制LCD顯示屏。在所有低成本FPGA系列中，Cyclone
關(guān)鍵字： Altera FPGA 高清 HD

四通道超聲探傷卡的硬件設(shè)計(jì)

1 四通道超聲探傷卡的總體結(jié)構(gòu) 　　四通道超聲探傷卡的總體結(jié)構(gòu)框圖如圖1所示。從框圖中可以看出，其主要由超聲發(fā)射電路、通道選擇、放大濾波、數(shù)據(jù)采集壓縮、卡內(nèi)微處理器、USB接口等部分組成。　　四通道采用分時(shí)工作方式。四個(gè)通道分時(shí)進(jìn)行超聲發(fā)射，回波信號(hào)經(jīng)過(guò)通道選擇開(kāi)關(guān)后進(jìn)行信號(hào)放大與帶通濾波，然后在FPGA的控制下進(jìn)行A/D轉(zhuǎn)換，采集的數(shù)據(jù)在FPGA內(nèi)實(shí)時(shí)壓縮后存入FPGA內(nèi)部的雙端口RAM中，然后由卡上的微處理器讀取數(shù)據(jù)，再次進(jìn)行數(shù)字濾波后通過(guò)USB接口向上位PC機(jī)傳送。 2 超聲波發(fā)射電路
關(guān)鍵字：微處理器探傷卡 FPGA 超聲波