fpga soc 文章最新資訊

基于Virtex5高性能FPGA的脈沖激光測(cè)距系統(tǒng)設(shè)計(jì)

針對(duì)傳統(tǒng)模擬電路閾值檢測(cè)方法存在的缺點(diǎn)，設(shè)計(jì)出采用高速A／D轉(zhuǎn)換器和高性能Virtex5 FPGA實(shí)現(xiàn)激光測(cè)距系統(tǒng)。該系統(tǒng)可以大大降低系統(tǒng)誤差，提高測(cè)距精度。
關(guān)鍵字： Virtex5 FPGA 性能脈沖

數(shù)字下變頻的FPGA實(shí)現(xiàn)

摘要：本文介紹了數(shù)字下變頻的組成結(jié)構(gòu)，并通過(guò)一個(gè)具體的實(shí)例，給出了FPGA實(shí)現(xiàn)的具體過(guò)程。關(guān)鍵詞：FPGA；數(shù)字下變頻；VHDL 引言　　數(shù)字化中頻(DIF)頻譜分析儀在高中頻實(shí)現(xiàn)數(shù)字化處理，具有分析帶寬大、RBW小、測(cè)量時(shí)長(zhǎng)短，可對(duì)復(fù)雜信號(hào)實(shí)施時(shí)—頻分析的功能，因而得到越來(lái)越廣泛的應(yīng)用。但由于現(xiàn)有的數(shù)字信號(hào)處理器(DSP)處理速度有限，往往難以對(duì)高速率A/D采樣得到的數(shù)字信號(hào)直接進(jìn)行實(shí)時(shí)處理。為了解決這一矛盾，需要采用數(shù)字下變頻(DDC)技術(shù)，將采樣得到的高速率信號(hào)變成低速率基帶信
關(guān)鍵字： FPGA 200812

直擴(kuò)導(dǎo)航系統(tǒng)中數(shù)字科思塔斯環(huán)的FPGA設(shè)計(jì)與實(shí)現(xiàn)

引言　　擴(kuò)頻接收機(jī)載波的同步包括捕獲和跟蹤兩個(gè)過(guò)程，載波捕獲即多普勒頻移的粗略估計(jì)通常包含在偽碼同步過(guò)程中，而精確的載波相位及多普勒頻移則通過(guò)FLL（鎖頻環(huán)）和PLL（鎖相環(huán)）跟蹤來(lái)實(shí)現(xiàn)。鎖頻環(huán)直接跟蹤載波頻率，而鎖相環(huán)則直接對(duì)載波相位進(jìn)行跟蹤。鎖相環(huán)具有較高的跟蹤精度，但對(duì)通信鏈路干擾的容忍能力差，特別是受載體動(dòng)態(tài)引入的多普勒頻移影響較大；而鎖頻環(huán)具有較好的動(dòng)態(tài)性能，但跟蹤精度較低。載波跟蹤環(huán)的跟蹤精度決定了最后定位測(cè)量的精度。常規(guī)接收機(jī)中載波跟蹤是在數(shù)字延遲鎖定環(huán)對(duì)偽碼相關(guān)解擴(kuò)的基礎(chǔ)上，通過(guò)科斯塔
關(guān)鍵字： FPGA 導(dǎo)航

FPGA嵌入式系統(tǒng)開(kāi)發(fā)過(guò)程中的XBD文件設(shè)計(jì)

隨著可編程邏輯器件的不斷進(jìn)步和發(fā)展，F(xiàn)PGA在嵌入式系統(tǒng)中發(fā)揮著越來(lái)越重要的作用，已經(jīng)開(kāi)始被廣泛應(yīng)用于通...
關(guān)鍵字： FPGA 嵌入式 XBD

SoC與SiP各有千秋兩者之爭(zhēng)仍將繼續(xù)

　　對(duì)生命周期相對(duì)較長(zhǎng)的產(chǎn)品來(lái)說(shuō)，SoC將繼續(xù)作為許多產(chǎn)品的核心；而若對(duì)產(chǎn)品開(kāi)發(fā)周期要求高、生命周期短、面積小、靈活性較高，則應(yīng)使用SiP。　　現(xiàn)代集成技術(shù)已經(jīng)遠(yuǎn)遠(yuǎn)超越了過(guò)去40年中一直以摩爾定律發(fā)展的CMOS(互補(bǔ)金屬氧化物半導(dǎo)體)工藝。人們正在為低成本無(wú)源元件集成和MEMS(微機(jī)電系統(tǒng))傳感器、開(kāi)關(guān)和振蕩器等電器元件開(kāi)發(fā)新的基于硅晶的技術(shù)。這意味著與集成到傳統(tǒng)CMOS芯片相比，可以把更多的功能放到SiP封裝(系統(tǒng)級(jí)封裝)中，這些新技術(shù)并不會(huì)替代CMOS芯片，而只是作為補(bǔ)充。　　如果
關(guān)鍵字： SoC CMOS SiP

LIBERO IDE 8.5軟件工具系列增添對(duì)ACTEL全新NANO FPGA產(chǎn)品的支持

　　Actel公司宣布推出 Libero® 集成設(shè)計(jì)環(huán)境 (IDE) 8.5版本，這套完整的軟件設(shè)計(jì)工具系列已進(jìn)一步擴(kuò)展，支持新近推出的nano版本IGLOO® 和ProASIC3®現(xiàn)場(chǎng)可編程門陣列 (FPGA)。Libero IDE 8.5版本還提供對(duì)嵌入式數(shù)學(xué)構(gòu)件(mathblock) 的例示和配置支持，可用于Actel全新的耐輻射RTAX-DSP系列產(chǎn)品。　　Actel公司的nano FPGA為設(shè)計(jì)人員提供了高效的方法，以開(kāi)發(fā)基于業(yè)界最低功耗、最小占位面積FPGA的便攜式
關(guān)鍵字： Actel 集成設(shè)計(jì)環(huán) nano FPGA

電子系統(tǒng)追求小型化?SoC、SiP各施所長(zhǎng)

? 　　集成電路特征尺寸的縮小，使得SoC似乎成為必然的發(fā)展方向；然而，對(duì)于同時(shí)擁有多種材質(zhì)、多種工藝的系統(tǒng)，SiP是最好的選擇。集成方式的選擇應(yīng)充分考慮芯片加工工藝、產(chǎn)品性能及設(shè)計(jì)周期的要求。? ????? 　　用盡可能小的空間、盡可能低的功耗實(shí)現(xiàn)產(chǎn)品功能和性能的優(yōu)化，是集成電路從業(yè)者追求的目標(biāo)，SoC(系統(tǒng)級(jí)芯片)和SiP(系統(tǒng)級(jí)封裝)是達(dá)到這一目標(biāo)的兩條不同途徑。隨著電子整機(jī)向多功能、高性能、小型化、便攜化、高速度、低功耗和
關(guān)鍵字：集成電路 SoC SiP 可編程邏輯

利用NI新型CompactRIO系統(tǒng)有效簡(jiǎn)化高級(jí)控制應(yīng)用

　　新聞發(fā)布——2008年12月——美國(guó)國(guó)家儀器有限公司（National Instruments，簡(jiǎn)稱NI）近日推出高性價(jià)比的NI CompactRIO可編程自動(dòng)化控制器（PAC），為工程師和科學(xué)家在高級(jí)控制和監(jiān)控應(yīng)用領(lǐng)域提供了理想的解決方案。NI cRIO-9073系統(tǒng)具備集成的硬件構(gòu)架，在一個(gè)機(jī)箱上集成了嵌入式實(shí)時(shí)處理器和用戶可編程的FPGA芯片。利用LabVIEW 8.6圖形化系統(tǒng)設(shè)計(jì)平臺(tái)和NI PAC（如cRIO-9073）中的FPGA進(jìn)行編程時(shí)，
關(guān)鍵字： NI LabVIEW FPGA

FPGA嵌入式系統(tǒng) 開(kāi)發(fā)過(guò)程中的XBD文件設(shè)計(jì)

利用Xilinx的嵌入式開(kāi)發(fā)工具EDK快速建立FPGA嵌入式系統(tǒng)過(guò)程中，板級(jí)描述(Xilinx Board Description，XBD)文件起著至關(guān)重要的作用，它是系統(tǒng)硬件配置文件MHS和約束文件UCF的基礎(chǔ)。XBD文件的設(shè)計(jì)過(guò)程中，采用模塊化的設(shè)計(jì)方法對(duì)物理電路板上FPGA外圍各單元的信息進(jìn)行描述，從而通過(guò)XBD文件實(shí)現(xiàn)IP核和板上電路模塊之間的連接。
關(guān)鍵字： FPGA XBD 嵌入式系統(tǒng) 過(guò)程

基于FPGA的B超數(shù)字圖像實(shí)時(shí)采集系統(tǒng)

1 引言　　醫(yī)學(xué)超聲診斷成像技術(shù)大多數(shù)采用超聲脈沖回波法，即利用探頭產(chǎn)生超聲波進(jìn)入人體，由人體組織反射產(chǎn)生的回波經(jīng)換能器接收后轉(zhuǎn)換為電信號(hào)，經(jīng)過(guò)提取、放大、處理，再由數(shù)字掃描變換器轉(zhuǎn)換為標(biāo)準(zhǔn)視頻信號(hào)，最后由顯示器進(jìn)行顯示。在基于FPGA+ARM 9硬件平臺(tái)的全數(shù)字化B超診斷儀中，前端探頭返回的回波電信號(hào)需由實(shí)時(shí)采集系統(tǒng)進(jìn)行波束合成、相關(guān)處理、采集并傳輸至ARM嵌入式處理系統(tǒng)，視頻信號(hào)數(shù)據(jù)量大，實(shí)時(shí)性要求高，因此選用FPGA+SRAM構(gòu)成實(shí)時(shí)采集系統(tǒng)，在速度和容量上都能滿足上述要求。主要介紹B超成像系
關(guān)鍵字： FPGA ARM

基于CPLD的移相全橋軟開(kāi)關(guān)電源數(shù)字控制器

1引言近年來(lái)，隨著大功率開(kāi)關(guān)電源的發(fā)展，對(duì)控制器的要求越來(lái)越高，開(kāi)關(guān)電源的數(shù)字化和智能化也將成為...
關(guān)鍵字： CPLD DSP FPGA 開(kāi)關(guān)電源控制器

基于FPGA+DDS的控制設(shè)計(jì)

為了滿足目前對(duì)數(shù)據(jù)處理速度的需求，設(shè)計(jì)了一種基于FPGA+DDS的控制系統(tǒng)。闡述了系統(tǒng)硬件實(shí)現(xiàn)方法，給出了相關(guān)的軟件設(shè)計(jì)例程。并對(duì)DDS AD9911各個(gè)控制寄存器的設(shè)置與時(shí)序進(jìn)行詳細(xì)說(shuō)明，最后給出了實(shí)驗(yàn)結(jié)果。
關(guān)鍵字： FPGA DDS 控制設(shè)計(jì)