首頁  資訊  商機(jī)   下載  拆解   高校  招聘   雜志  會展  EETV  百科   問答  電路圖  工程師手冊   Datasheet  100例   活動中心  E周刊閱讀   樣片申請
        EEPW首頁 >> 主題列表 >> flash fpga

        flash fpga 文章 最新資訊

        采用EEPROM對大容量FPGA芯片數(shù)據(jù)實(shí)現(xiàn)串行加載

        •   自大規(guī)模現(xiàn)場可編程邏輯器件問世以來,先后出現(xiàn)了兩類器件,一類是基于SRAM體系結(jié)構(gòu)的FPGA系列,如XILINX公司的4000系列和最新的Virtex系列;另一類是基于faxtFLASH技術(shù)的CPLD器件,如XILINX公司的9500系列和Lattice公司的ispLSxx系列芯片。FPGA具有容量大、設(shè)計(jì)資源豐富、片內(nèi)ROM及RAM設(shè)計(jì)靈活等特點(diǎn)1,但是它們需要在每次上電時進(jìn)行數(shù)據(jù)加載。目前實(shí)現(xiàn)加載的方法有以下三種:①采用PROM并行加載;②采用專用SROM串行加載;③采用單片機(jī)控制實(shí)現(xiàn)加載。  
        • 關(guān)鍵字: FPGA  XILINX  CPLD  數(shù)據(jù)加載  EEPROM  

        基于USB的ARINC429總線接口模塊設(shè)計(jì)

        •   引言    ARINC429總線由美國航天無線電設(shè)備公司所資助,是廣泛應(yīng)用于當(dāng)前航空電子設(shè)備中的一種數(shù)據(jù)總線傳輸標(biāo)準(zhǔn)。與傳統(tǒng)的航空電子設(shè)備間的模擬傳輸相比,ARINC429總線具有抗干擾能力強(qiáng)、傳輸精度高、傳輸線路少以及成本低等優(yōu)點(diǎn)。ARINC數(shù)據(jù)總線協(xié)議規(guī)定一個數(shù)據(jù)由32位組成,采用雙極性歸零碼,以12.5Kb/s或100Kb/s碼速率傳輸。本設(shè)計(jì)利用USB即插即用、FPGA可靈活配置等特點(diǎn),設(shè)計(jì)了基于USB總線的ARINC429總線接口模塊。   接口模塊總體設(shè)計(jì)結(jié)構(gòu)   接口
        • 關(guān)鍵字: 接口  FPGA  USB  總線  

        基于AD9957的USB側(cè)音測距信號發(fā)生器設(shè)計(jì)

        •   0 引言   隨著我國航天技術(shù)的不斷進(jìn)步,深空測距技術(shù)受到越來越多的關(guān)注。在深空測距系統(tǒng)中,中頻信號發(fā)生器對系統(tǒng)性能有著重要的意義。在USB(統(tǒng)一S頻段)系統(tǒng)中,原有的模擬電路實(shí)現(xiàn)的發(fā)射模塊存在性能不完善、輸入動態(tài)范圍小、可控性能差、不能適應(yīng)中心頻率大范圍變化、體積大等問題,為了解決上述問題,可在一個標(biāo)準(zhǔn)化通用數(shù)字調(diào)制信號發(fā)生器的平臺上,通過外圍的控制電路,實(shí)現(xiàn)對載波中心頻率、輸出功率、調(diào)相指數(shù)、測距音通/斷控制等參數(shù)的改變。   以軟件無線電思想為核心,基于PLD(可編程邏輯器件)的通用調(diào)制信號
        • 關(guān)鍵字: 測距  PLD  USB  D/A  FPGA  

        基于FPGA的自然對數(shù)變換器的設(shè)計(jì)與實(shí)現(xiàn)

        • 本文利用CORD IC算法在FPGA上實(shí)現(xiàn)了自然對數(shù)運(yùn)算器。實(shí)驗(yàn)結(jié)果表明該對數(shù)運(yùn)算器的輸出誤差為10-4數(shù)量級,最高頻率可達(dá)到80MHz。該運(yùn)算器適用于高速大數(shù)據(jù)量的數(shù)據(jù)處理。
        • 關(guān)鍵字: FPGA  對數(shù)運(yùn)算  CORD IC算法  對數(shù)變換器  200808  

        IC業(yè)在拐點(diǎn)生存

        • 分析了IC業(yè)的眾多特點(diǎn),例如從90nm向65nm、45nm、32nm、22nm等拐點(diǎn)演進(jìn)的困難,以及ESL、DFM拐點(diǎn),制造是設(shè)計(jì)的拐點(diǎn),F(xiàn)PGA與ASIC之間的拐點(diǎn)等熱門問題。
        • 關(guān)鍵字: EDA  65nm  45nm  22nm  光刻  處理器  FPGA  ASIC  200808  

        基于FPGA和AD1836的I2S接口設(shè)計(jì)

        • 本文以FPGA為控制單元,完成了AD1836中D/A部分的I2S接口設(shè)計(jì),它在數(shù)字音頻系統(tǒng)的設(shè)計(jì)中有一定的參考和實(shí)用價值。該設(shè)計(jì)已經(jīng)成功運(yùn)用在某話路特性綜合測試系統(tǒng)中,性能良好。
        • 關(guān)鍵字: FPGA  1836  I2S  AD    

        Altera FPGA開發(fā)板為XLoom提供誤碼率測試環(huán)境

        •   進(jìn)一步展示其FPGA靈活性和通用性,Altera公司宣布,XLoom通信公司采用Stratix® II GX FPGA信號完整性開發(fā)套件來提供獨(dú)特的誤碼率(BER)測試環(huán)境。和傳統(tǒng)的BER測試設(shè)備相比,Altera基于FPGA的開發(fā)板支持XLoom以更高的性價比來測試芯片級光電互聯(lián)模塊。這一獨(dú)特的測試環(huán)境更貼近實(shí)際的客戶狀態(tài),同時進(jìn)一步節(jié)省了空間,降低了功耗。   傳統(tǒng)的BER測試儀成本高達(dá)100,000美元,而Stratix II GX FPGA信號完整性開發(fā)套件在這方面的成本節(jié)省了90%
        • 關(guān)鍵字: Altera  FPGA  開發(fā)套件  XLoom  

        基于FPGA的空間存儲器的糾錯系統(tǒng)

        •   1、引言   阿爾法磁譜儀(Alpha Magnetic Spectrometer,AMS)實(shí)驗(yàn)室是丁肇中博士領(lǐng)導(dǎo)的由美、俄、德、法、中等16個國家和地區(qū)共300多名科學(xué)家參加的大型國際合作項(xiàng)目。它是國際空間站上唯一大型物理實(shí)驗(yàn),是人類第一次在太空中精密地測量高能量帶電原子核粒子的實(shí)驗(yàn)。其目的是為尋找反物質(zhì)所組成的宇宙和暗物質(zhì)的來源以及測量宇宙線的來源。   但是對于AMS實(shí)驗(yàn)的空間電子系統(tǒng),同樣會受到高能粒子的襲擊,導(dǎo)致存儲器的內(nèi)容發(fā)生變化,改寫半導(dǎo)體存儲器件的邏輯狀態(tài),導(dǎo)致存儲單元在邏輯&ls
        • 關(guān)鍵字: FPGA  存儲器  AMS  編碼  譯碼  

        Actel推出Libero集成開發(fā)環(huán)境 8.4

        •   Actel公司宣布其Libero® 集成開發(fā)環(huán)境 (IDE) 增添全新的功耗優(yōu)化和增強(qiáng)的設(shè)計(jì)創(chuàng)建功能。全新的Libero IDE 8.4針對基于 Flash的IGLOO®、IGLOO PLUS和 ProASIC®3L現(xiàn)場可編程門陣列 (FPGA),提供由1.14V至 1.575V的FPGA內(nèi)核工作電壓范圍,為設(shè)計(jì)人員提供額外的內(nèi)核電壓選擇,以實(shí)現(xiàn)更低的功耗。新版本Libero IDE改進(jìn)了SmartPower功耗分析工具,便于比較同一設(shè)計(jì)的多種設(shè)計(jì)實(shí)現(xiàn)和器件不同工作條件下的狀況
        • 關(guān)鍵字: Actel  IDE  Libero  FPGA  集成開發(fā)環(huán)境  

        Altera在40nm:抖動、信號完整性、功耗和工藝達(dá)到最佳的收發(fā)器

        •   1. 引言   在摩爾定律的推動下,半導(dǎo)體行業(yè)技術(shù)發(fā)展非常迅速,集成電路晶體管數(shù)量每兩年翻倍,對器件或者系統(tǒng)之間的通信鏈路數(shù)據(jù)速率要求越來越高。而工藝節(jié)點(diǎn)的減小又促進(jìn)了摩爾定律。減小體積可以在單位邏輯中容納更多的功能,提高工作速率、邏輯密度和集成度,同時降低了。通常采用高級設(shè)計(jì)方法和工藝技術(shù)來提高數(shù)據(jù)速率,支持固網(wǎng)和無線通信、計(jì)算機(jī)、存儲、軍事應(yīng)用以及廣播電子系統(tǒng)發(fā)送接收大量數(shù)據(jù),以滿足不斷增長的數(shù)據(jù)傳輸和帶寬要求。   微處理器和FPGA等前沿產(chǎn)品采用了65-nm工藝技術(shù)。這些產(chǎn)品的后續(xù)型號將采
        • 關(guān)鍵字: 半導(dǎo)體  FPGA  微處理器  I/O  

        微控制器發(fā)展、過去和將來

        •   對于選擇微控制器進(jìn)行設(shè)計(jì)的系統(tǒng)設(shè)計(jì)師來說,可獲得的大量的不同型號的MCU會讓選型工作變得復(fù)雜。SiliconLabs已經(jīng)發(fā)布了工作電壓低至0.9V的一款8位MCU,德州儀器有許多款針對16位MSP430的低功耗應(yīng)用,英飛凌和飛思卡爾有針對汽車應(yīng)用的多款MCU方案,而Atmel的AVR單片機(jī)和Microchip的PIC系列單片機(jī)一直在推陳出新,新的32位ARM核Cortex-M3處理器已經(jīng)發(fā)布,古老的8位8051核還是在不同微控制器中占領(lǐng)主流地位,而市場老大瑞薩可以針對多種應(yīng)用領(lǐng)域提供方案。  
        • 關(guān)鍵字: 微控制器  MCU  低功耗  SoC  flash  

        ARM7與FPGA在工業(yè)控制的結(jié)合

        •   工業(yè)控制中往往需要完成多通道故障檢測及多通道命令控制(這種多任務(wù)設(shè)置非常普遍),單獨(dú)的CPU芯片由于其外部控制接口數(shù)量有限而難以直接完成多路檢控任務(wù),故利用ARM芯片與FPGA相結(jié)合來擴(kuò)展檢控通道是一個非常好的選擇。這里介紹用Atmel公司ARM7處理器(AT91FR40162)和ALTERA公司的低成本FPGA芯片(cyclone2)結(jié)合使用完成多通道檢控任務(wù)的一種實(shí)現(xiàn)方法。   各部分功能簡介   圖1為此系統(tǒng)的結(jié)構(gòu)連接框圖。如圖所示,ARM芯片與FPGA芯片之間通過數(shù)據(jù)總線、地址總線及讀寫控
        • 關(guān)鍵字: 工業(yè)控制  ARM  FPGA  處理器  

        單片機(jī)的FLASH引導(dǎo)裝載系統(tǒng)設(shè)計(jì)

        •   前言   DSP系統(tǒng)的引導(dǎo)裝載是指在系統(tǒng)加電時,由DSP將一段存儲在外部非易失性存儲器中的代碼移植到內(nèi)部高速存儲器單元并執(zhí)行的過程。這種方式即可利用外部存儲單元擴(kuò)展DSP本身有限的ROM資源,又能充分發(fā)揮DSP內(nèi)部資源的高速效能。因此,引導(dǎo)裝載系統(tǒng)的性能直接關(guān)系到整個DSP系統(tǒng)的可靠性和處理速度,是DSP系統(tǒng)設(shè)計(jì)中必不可少的重要環(huán)節(jié)。在裝載系統(tǒng)中,外部非易失性存儲器和DSP的性能尤為重要。FLASH是一種高密度、非易失性的電可擦寫存儲器,而且單位存儲比特的價格比傳統(tǒng)EPROM要低。為此,本文介紹了T
        • 關(guān)鍵字: DSP  存儲  接口  FLASH  

        基于ARM的嵌入式系統(tǒng)中從串配置FPGA的實(shí)現(xiàn)

        •   1 引言   ARM(Advanced RISC Machines)既可以認(rèn)為是一個公司。也可以認(rèn)為是對一類微處理器的統(tǒng)稱,還可以認(rèn)為是一項(xiàng)技術(shù)。基于ARM技術(shù)的微處理器應(yīng)用約占據(jù)了32位RISC微處理器75%以上的市場份額,ARM技術(shù)正在逐步滲入到人們生活的各個方面[1]。到目前為止,ARM微處理器及技術(shù)已經(jīng)廣泛應(yīng)用到各個領(lǐng)域,包括工業(yè)控制領(lǐng)域、網(wǎng)絡(luò)應(yīng)用、消費(fèi)類電子產(chǎn)品、成像和安全產(chǎn)品等。   FPGA(Field Programmable Gate Array)是一種高密度現(xiàn)場可編程邏輯器件,
        • 關(guān)鍵字: ARM  嵌入式  FPGA  SRAM  

        基于FPGA的數(shù)據(jù)無阻塞交換設(shè)計(jì)

        •   0 引言   隨著FPGA和大規(guī)模集成電路的發(fā)展,數(shù)據(jù)交換的實(shí)現(xiàn)有了新的方法。在該設(shè)計(jì)中,F(xiàn)PGA完成串口數(shù)據(jù)信號(TXD、RXD)的交換,專用的時隙交換芯片完成串口握手線(RTS、CTS、DTR、DSR、DCD、RI)的交換。內(nèi)部有硬件沖突監(jiān)測功能,能夠自動檢測到2個終端同時連接到同一個信道或2個信道連接到同一個終端,并自動將舊的連接狀態(tài)拆除,建立新的鏈路。這樣就使原來的連接終端進(jìn)入空閑狀態(tài),保證終端和信道時間軸上的無縫隙切換。通過判斷RI的狀態(tài),它還可以監(jiān)視信道DCE的狀態(tài),判斷出信道是否有請求
        • 關(guān)鍵字: FPGA  集成電路  數(shù)據(jù)交換  串口  
        共6885條 404/459 |‹ « 402 403 404 405 406 407 408 409 410 411 » ›|

        flash fpga介紹

        您好,目前還沒有人創(chuàng)建詞條flash fpga!
        歡迎您創(chuàng)建該詞條,闡述對flash fpga的理解,并與今后在此搜索flash fpga的朋友們分享。    創(chuàng)建詞條

        熱門主題

        樹莓派    linux   
        關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
        Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
        《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
        備案 京ICP備12027778號-2 北京市公安局備案:1101082052    京公網(wǎng)安備11010802012473
        主站蜘蛛池模板: 济南市| 沙河市| 阳春市| 长岭县| 平湖市| 保亭| 浦江县| 陆丰市| 长顺县| 密山市| 遂平县| 卓尼县| 安达市| 东台市| 龙南县| 哈尔滨市| 凭祥市| 邵武市| 新龙县| 永州市| 武穴市| 黄冈市| 望江县| 呼图壁县| 和静县| 仁怀市| 长顺县| 南安市| 神池县| 达尔| 蕲春县| 鄂伦春自治旗| 江油市| 齐齐哈尔市| 孝昌县| 理塘县| 江津市| 长白| 喀喇| 甘德县| 南昌县|