dsp／oep電路 文章 最新資訊
異步DSP核心設計:更低功耗,更高性能
- 目前，處理器性能的主要衡量指標是時鐘頻率。絕大多數(shù)的集成電路 (IC) 設計都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時鐘。這種架構(gòu)非常普及，許多人認為它也是數(shù)字電路設計的唯一途徑。然而，有一種截然不同的設計技術(shù)即將走上前臺：異步設計。
這一新技術(shù)的主要推動力來自硅技術(shù)的發(fā)展狀況。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務。異步設計具有功耗低、電路更可靠等優(yōu)點，被看作是滿足這一需要的途徑。
異步技術(shù)由于諸多原因曾經(jīng)備受冷落，其中最重要的是缺乏標準化的 - 關(guān)鍵字： 功耗 高性能 設計 核心 DSP 異步
基于DSP和模糊控制的尋線行走機器人設計與實現(xiàn)
- 在最近的機器人比賽和電子設計競賽中，較多參賽題目要求機器人沿場地內(nèi)白色或黑色指引線行進。一些研究人員提出了基于尋線的機器人設計策略，主要是關(guān)注指引線的檢測，但對于機器人的整體設計未做說明。本文在總結(jié)此類賽事的基礎上，提出了一種將DSP(Digital Signal Processor)和CPLD(Complex Programmable Logic Device)作為核心處理器，采用模糊控制策略處理來自檢測指引線傳感器信號的機器人行走機構(gòu)的通用性設計方法。 1 車體機械設計 由于機器人比賽
- 關(guān)鍵字： DSP 模糊控制 機器人 傳感器 單片機
FPGA+DSP實時三維圖像信息處理系統(tǒng)
- 三維圖像信息處理一直是圖像視頻處理領(lǐng)域的熱點和難點，目前國內(nèi)外成熟的三維信息處理系統(tǒng)不多，已有的系統(tǒng)主要依賴高性能通用PC完成圖像采集、預處理、重建、構(gòu)型等囊括底層和高層的處理工作。三維圖像處理數(shù)據(jù)量特別大、運算復雜，單純依靠通用PC很難達到實時性要求，不能滿足現(xiàn)行高速三維圖像處理應用。 本系統(tǒng)中，采用FPGA實現(xiàn)底層的信號預處理算法，其處理數(shù)據(jù)量很大，處理速度高，但算法結(jié)構(gòu)相對比較簡單，可同時兼顧速度和靈活性。高層處理算法數(shù)據(jù)量較少、算法結(jié)構(gòu)復雜，可采用運算速度快、尋址方式靈活、通信機制強大的
- 關(guān)鍵字： FPGA DSP 三維圖像信息處理 EVIP PCI
EDGE手機基帶處理設計的幾種實現(xiàn)方法評估
- 在無線市場上，EDGE協(xié)議已迅速為業(yè)者所接受，EDGE手機設計中支持多時隙傳輸、多種調(diào)制解調(diào)器/語音編譯碼器是基...
- 關(guān)鍵字： EDGE系統(tǒng) 基帶 DSP 語音編碼器 GMSK 形狀因子 算術(shù)邏輯單元 信道質(zhì)量 頻率誤差 音頻電路
基于DSP Builder的14階FIR濾波器的設計
- 數(shù)字濾波器在數(shù)字信號處理的各種應用中發(fā)揮著十分重要的作用，他是通過對采樣數(shù)據(jù)信號進行數(shù)學運算處理來達到頻域濾波的目的。數(shù)字濾波器既可以是有限長單脈沖響應(FIR)濾波器也可以是無限長單脈沖響應(IIR)濾波器。在維納濾波器理論發(fā)明的早期，人們使用IIR濾波器，但現(xiàn)在更多是使用FIR濾波器。本文按照Matlab／Simulink／DSP Builder／QuartusⅡ流程，設計一個FIR濾波器。Altera DSP Builder是連接Simulink和QuartusⅡ開發(fā)軟件的DSP開發(fā)工具。在DSP
- 關(guān)鍵字： 濾波器 設計 FIR Builder DSP 基于
什么是DSP及DSP技術(shù)詳解
- 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡家園
- 關(guān)鍵字： 數(shù)字信號處理 DSP
DSP應用系統(tǒng)中的硬件接口電路設計
- 介紹了DSP應用系統(tǒng)的硬件接口電路：包括電平變換電路、仿真器JTAG接口電路、以及可擴展的硬件接口（如A/D、D/A、SRAM）等的設計方法，并給出了接口電路在設計時須注意的幾個問題。
- 關(guān)鍵字： DSP 應用系統(tǒng) 電路設計 硬件接口
一種基于DSP平臺的快速H.264編碼算法的設計
- 視頻壓縮編碼標準H.264／AVC是由ISO／IEC和ITU-T組成的聯(lián)合視頻專家組(JVT)制定的，他引進了一系列先進的視頻編碼技術(shù)，如4×4整數(shù)變換、空域內(nèi)的幀內(nèi)預測，多參考幀與多種大小塊的幀間預測技術(shù)等，標準一經(jīng)推出，就以其高效的壓縮性能和友好的網(wǎng)絡特性受到業(yè)界的廣泛推崇。特別是在2004年7月JVT組織做了重要的保真度范圍擴展的補充后，更加擴大了標準的應用范圍，但同時巨大的運算量卻成為其廣泛應用的瓶頸。考慮到H.264協(xié)議實現(xiàn)的復雜度，本文的思路是：一方面提高硬件處理速度和能力，采
- 關(guān)鍵字： DSP 編碼算法 視頻壓縮編碼 編碼器 ARM CPU
32位DSP兩級cache的結(jié)構(gòu)設計
- 采用自頂向下的流程設計了一款32位DSP的cache。該cache采用兩級結(jié)構(gòu)，第一級采用哈佛結(jié)構(gòu)，第二級采用普林斯頓結(jié)構(gòu)。本文詳細論述了該cache的結(jié)構(gòu)設計及采用的算法。
- 關(guān)鍵字： 結(jié)構(gòu)設計 cache 兩級 DSP 32位
dsp／oep電路介紹
您好，目前還沒有人創(chuàng)建詞條dsp／oep電路!
歡迎您創(chuàng)建該詞條，闡述對dsp／oep電路的理解，并與今后在此搜索dsp／oep電路的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條，闡述對dsp／oep電路的理解，并與今后在此搜索dsp／oep電路的朋友們分享。 創(chuàng)建詞條
dsp／oep電路相關(guān)帖子
dsp／oep電路資料下載
dsp／oep電路專欄文章
關(guān)于我們 -
廣告服務 -
企業(yè)會員服務 -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網(wǎng)安備11010802012473