rs觸發器 文章 進入rs觸發器技術社區
實驗11：RS觸發器
- 實驗目的（1）熟悉和掌握FPGA開發流程和Lattice Diamond軟件使用方法；（2）通過實驗理解和掌握RS觸發器原理；（3）學習用Verilog HDL語言行為級描述方法描述RS觸發器電路。實驗任務本實驗的任務是描述一個RS觸發器電路，并通過STEP FPGA開發板的12MHz晶振作為觸發器時鐘信號clk，撥碼開關的狀態作為觸發器輸入信號S,R，觸發器的輸出信號Q和非Q，用來分別驅動開發板上的LED，在clk上升沿的驅動下，當撥碼開關狀態變化時LED狀態發生相應變化。實驗原理基本RS觸發器可以由兩
- 關鍵字： RS觸發器 FPGA Lattice Diamond Verilog HDL
| 共5條 1/1 1 |
rs觸發器介紹
基本RS 觸發器:
電路結構
把兩個與非門G1、G2的輸入、輸出端交叉連接，即可構成基本RS觸發器，其邏輯電路如圖7.2.1.(a)所示。它有兩個輸入端R、S和兩個輸出端Q、Q。
工作原理
基本RS觸發器的邏輯方程為：
根據上述兩個式子得到它的四種輸入與輸出的關系:
1.當R=1、S=0時，則Q=0,Q=1,觸發器置1。 2.當R=0、S=1時，則Q=1,Q=0 [ 查看詳細 ]
rs觸發器電路
rs觸發器相關帖子
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473