- 摘要 針對QC_LDPC碼的短環對碼性能的重要影響，采用了1種圍數為8的QC_LDPC碼設計。算法首先分別對3個不同的子矩陣進行移位運算，每個子矩陣分別與它們移位后生成的子矩陣共同組合形成1個新的子矩陣，然后再將新生成的3個子矩陣組合成1個矩陣構成基陣，最后將該矩陣轉置后用單位矩陣及其移位矩陣隨機擴展即可得到所需校驗矩陣。根據該校驗矩陣的特殊結構，采用分層迭代譯碼算法，選用Altera公司的Stratix III系列FPGA，實現碼率為1/2、碼長為3456的正規(3，6)QC_LDPC碼譯碼器的布局布線
- 關鍵字：
FPGA QC_LDPC
qc_ldpc介紹
您好，目前還沒有人創建詞條qc_ldpc!
歡迎您創建該詞條，闡述對qc_ldpc的理解，并與今后在此搜索qc_ldpc的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
