ip核測(cè) 文章 最新資訊

基于BIST的編譯碼器IP核測(cè)

• 1 引言 　　隨著半導(dǎo)體工藝的發(fā)展，片上系統(tǒng)SOC已成為當(dāng)今一種主流技術(shù)。基于IP復(fù)用的SOC設(shè)計(jì)是通過(guò)用戶自定義邏輯(UDL)和連線將IP核整合為一個(gè)系統(tǒng)，提高了設(shè)計(jì)效率，加快了設(shè)計(jì)過(guò)程，縮短了產(chǎn)品上市時(shí)間。但是隨著設(shè)計(jì)規(guī)模的增大，集成密度的提高，IP引腳的增多，IP的植入深度加大必然使得測(cè)試驗(yàn)證工作繁重。據(jù)統(tǒng)計(jì)，在SOC設(shè)計(jì)中，各種內(nèi)核的測(cè)試驗(yàn)證工作所用的時(shí)間占整個(gè)設(shè)計(jì)過(guò)程的60％～80％，SOC及IP核的測(cè)試驗(yàn)證已成為SOC技術(shù)發(fā)展的瓶頸。如何在最短的時(shí)間內(nèi)高效迅速地通過(guò)IP核驗(yàn)證與測(cè)試．并把其集
• 關(guān)鍵字： IP核測(cè)