- 利用四進程和結構化設計兩種不同的VHDL程序設計方法，對HDB3編碼器進行了設計、實現和功能分析。設計的兩種編碼器在Quartus Ⅱ7．2中進行了功能分析，并且下載到EP2C5T144C6中實現了HDB3編碼轉換功能。分析與實驗結果表明，所設計的兩種HDB3編碼器，具有好的編碼功能。其中，結構化設計的HDB3編碼器對FPGA邏輯單元、寄存器的占用分別減少了18．5％和14．8％，具有較好的資源利用特性。
- 關鍵字：
VHDL HDB3編碼器 結構化設計
hdb3編碼器介紹
您好，目前還沒有人創建詞條hdb3編碼器!
歡迎您創建該詞條，闡述對hdb3編碼器的理解，并與今后在此搜索hdb3編碼器的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
