- FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法： 傳統的設計手段是采用原理圖輸入的方式進行的，如圖1所示。通過調用FPGA/EPLD廠商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過網表轉換產生某一特
- 關鍵字：
FPGA EPLD 自上而下 設計方法
- FPGA/EPLD的自上而下(Top-Down)設計方法：傳統的設計手段是采用原理圖輸入的方式進行的，通過調用FPGA/EPLD廠商所提供的相應物理元件庫，在電路原理圖
- 關鍵字：
FPGA EPLD 自上而下
- FPGA/EPLD的自上而下設計方法及其優缺點介紹,FPGA/EPLD的自上而下(Top-Down)設計方法： 傳統的設計手段是采用原理圖輸入的方式進行的，如圖1所示。通過調用FPGA/EPLD廠商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過網表轉換產生某一特
- 關鍵字：
缺點 介紹 及其 方法 自上而下 設計 FPGA/EPLD
- 在同步串行數據傳輸過程中，時鐘線上只要有一點小毛刺就會導致數據傳輸失誤，從而影響系統的正常工作。傳統...
- 關鍵字：
濾波器 EPLD 干擾信號
- FPGA/EPLD的自上而下設計方法,FPGA/EPLD的自上而下(Top-Down)設計方法： 傳統的設計手段是采用原理圖輸入的方式進行的，如圖1所示。通過調用FPGA/EPLD廠商所提供的相應物理元件庫，在電路原理圖中繪制所設計的系統，然后通過網表轉換產生某一特
- 關鍵字：
方法 設計 自上而下 FPGA/EPLD
- 1問題的提出
在同步串行數據傳輸過程中，時鐘線上只要有一點小毛刺就會導致數據傳輸失誤，從而影響系統的正常工作。傳統的處理方法是在接收端并入一小電容來濾除毛刺，這種方法只能去除某一固定頻率下的干擾，
- 關鍵字：
EPLD 抗干擾濾波器
- 隨著VLSI/ULSI技術的發展，可編程邏輯器件EPLD/FPGA越來越受到人們的青睞，由于它具有集成度高、速度快、開發周期短、費用低、用戶可定義功能及可重復編程和擦寫等許多優點，其應用領域不斷擴大。這些器件的靈活性和
- 關鍵字：
EPLD PCI 總線 仲裁器
- PCI總線自其問世以來，以其諸多優點，在當今的計算機系統中得到了廣泛應用，已經成為計算機設備的標準接口。本文在認真分析PCI總線的接口信號和接口時序的基礎上，利用EPLD器件設計實現了PCI總線接口。由于EPLD器件支
- 關鍵字：
EPLD PCI 總線 接口設計
- 主要介紹作為從設備如何根據PCI總線協議設計PCI總線接口電路，從而實現基于PCI總線的GP-IB接口電路設計，重點闡述PCI總線接口狀態機的設計。
- 關鍵字：
PCI 狀態機 GP-IB EPLD 200806
- 摘 要：用EPLD實現的單脈沖二次雷達應答處理器。其主要功能包括：應答框架脈沖檢測，應答信息解碼，將應答信息裝配成飛機的同步應答組形成目標報告，丟棄非同步虛假應答。
關鍵詞：單脈沖二次雷達? 應答模式? EPLD
1 一次雷達與二次雷達
二次雷達與一次雷達基本上是并行發展的。與一次雷達相比，二次雷達有回波強、無目標閃爍效應、詢問波長與應答波長不等的特點，從而消除了地物雜波和氣象雜波的干擾。單脈沖技術應用于二次雷達，可以方便地基于多個波束對目標測量，進而有效地增加數
- 關鍵字：
EPLD 單脈沖二次雷達 應答模式
epld介紹
EPLD EPLD: Erasable Programmable Logic Device（可擦除可編輯邏輯器件）可擦除可編程邏輯器件（EPLD）是一種集成電路，包括一系列的編程邏輯器件，其無需進行再次連接。
1、PLD器件的設計步驟
1.電路邏輯功能描述
PLD器件的邏輯功能描述一般分為原理圖描述和硬件描述語言描述，原理圖描述是一種直觀簡便的方法，它可以將現有的小規模集成 [
查看詳細 ]
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
