- 引言
近年來，實時信號處理的要求越來越高，所用系統要求具有處理大量數據的能力，這就要求系統硬件要達到很高的運算速度，并且軟件處理程序也要盡可能優化，以保證系統的實時性。本文基于FPGA和ADSP-TS101S所實現的一種高速數據并行處理系統，可以進行實時連續波和脈沖波的處理，并將連續波的頻譜和脈沖波脈沖幅度信息、脈前時刻、脈寬及載頻打包輸出。整個系統的輸出延時被控制在1ms之內。
系統任務及系統結構
系統任務
系統頻譜分析電路組成結構如圖1所示。前端輸入為高頻寬帶模擬信號經過數
- 關鍵字：
FPGA DSP 信號處理 DMAR DMA
dmar介紹
您好，目前還沒有人創建詞條dmar!
歡迎您創建該詞條，闡述對dmar的理解，并與今后在此搜索dmar的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
