- 采樣數據經過FPGA的算法處理后，SEP3203處理器通過DMA方式將運算結果存儲到片外SDRAM，SEP3203與FPGA的數據通信遵循SRAM時序。通過兩組FIFO存儲A／D數據，系統實現了信號的不間斷采集和信號處理的流水線操作。
- 關鍵字：
3203 FPGA SEP 處理器
- 本文將偽彩點陣型圖形LCD控制器SSDl770應用于嵌入式系統，設計了SSDl770與ARM7TDMI內核嵌入式微處理器SEP3203之間的系統硬件連接，采用8位并行接口方式；根據SSDl770接口協議的數據傳輸時序，實現了底層驅動軟件，并給出函數代碼；最終將驅動嵌入T-Kernel嵌入式操作系統，在產品中得到應用。
- 關鍵字：
3203 SSDl SEP LCD
3203介紹
您好，目前還沒有人創建詞條3203!
歡迎您創建該詞條，闡述對3203的理解，并與今后在此搜索3203的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
