- 摘要：設計的基于FPGA的高速實時數據采集系統，可控制6路模擬信號的采集和處理，FPGA中的6個FIFO對數據進行緩存，數據總線傳給DSP進行實時處理和上傳給上位機顯示。程序部分是用Verilog HDL語言，并利用QuartusⅡ等E
- 關鍵字：
FPGA 高速實時數 采集系統
- 本文提出了一種基于TLV1562的四通道實時數據采集處理系統的設計與實現方案，該設計以TLV1562、EP1K100和AD7533(四片)為核心器件，具有四個獨立的A／D，D／A通道，能實現10位數據采集與回放；該系統應用到雷達實時自適應噪聲對消器中，結果表明，該系統能夠滿足實時雷達信號對消處理要求，效果較好。
- 關鍵字：
1562 TLV 四通道 高速實時數
- 在數字波束形成系統(DBF)中，高速數據傳輸和數字波束形成均需保證其實時性，因而它一直以來都是DBF系統的關鍵技術。在此詳細闡述采用低壓差分信號(LVDS)技術解決DBF、系統高速數據傳輸問題，LVDS與普通的并行數據總線相比，既能確保數據傳輸速率，又降低了總線的互連復雜度；同時選擇高性能FPGA芯片，既完成多通道高速數據的復加權求和運算，又實現了全陣的實時數字波束形成運算。
- 關鍵字：
高速實時數 波束形成器
高速實時數介紹
您好，目前還沒有人創建詞條高速實時數!
歡迎您創建該詞條，闡述對高速實時數的理解，并與今后在此搜索高速實時數的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
