- VHDL設計是行為級設計，所帶來的問題是設計者的設計思考與電路結構相脫節。實際設計過程中，由于每個工程師對語言規則和電路行為的理解程度不同，每個人的編程風格各異，往往同樣的系統功能，描述的方式不一，綜合出來的電路結構更是大相徑庭。即使最終綜合出的電路都能實現相同的邏輯功能，但其電路的復雜程度和時延特性差別很大，甚至某些臃腫的電路還會產生難以預料的問題。因此，對VHDL設計中簡化電路結構，優化電路設計的問題進行深入探討，很有必要。
- 關鍵字：
行為級設計 VHDL 邏輯資源
邏輯資源介紹
您好，目前還沒有人創建詞條邏輯資源!
歡迎您創建該詞條，闡述對邏輯資源的理解，并與今后在此搜索邏輯資源的朋友們分享。
創建詞條
關于我們 -
廣告服務 -
企業會員服務 -
網站地圖 -
聯系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案：1101082052 京公網安備11010802012473
