語法結構 文章 進入語法結構技術社區

Verilog HDL基礎知識6之語法結構

• 雖然 Verilog 硬件描述語言有很完整的語法結構和系統，這些語法結構的應用給設計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎上的。有些語法結構是不能與實際硬件電路對應起來的，比如 for 循環，它是不能映射成實際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉化為相應的電路結構。因此，我們常用可綜合語句來描述數字硬件電路。(2) 所
• 關鍵字： FPGA  verilog HDL  語法結構