綜合語句 文章 最新資訊

Verilog HDL基礎知識8之綜合語句

• 可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時應注意以下要點：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設計電路。7.除非是關鍵路徑的設計，一般不采用調(diào)用門級元件來描述設計的方法，建議采用行為語句來完成設計。8.用always過程塊描述組合邏輯，應在敏感信號列表中列出所有的輸入信號。9.所有的內(nèi)部寄存器都應該能夠被復位，在使用FPGA實現(xiàn)設計時，應盡量使
• 關鍵字： FPGA  verilog HDL  綜合語句