線邊緣粗糙度 文章 進入線邊緣粗糙度技術社區

線邊緣粗糙度(LER)如何影響先進節點上半導體的性能

• l  介紹 由后段制程(BEOL)金屬線寄生電阻電容(RC)造成的延遲已成為限制先進節點芯片性能的主要因素[1]。減小金屬線間距需要更窄的線關鍵尺寸(CD)和線間隔，這會導致更高的金屬線電阻和線間電容。圖1對此進行了示意，模擬了不同后段制程金屬的線電阻和線關鍵尺寸之間的關系。即使沒有線邊緣粗糙度(LER)，該圖也顯示電阻會隨著線寬縮小呈指數級增長[2]。為緩解此問題，需要在更小的節點上對金屬線關鍵尺寸進行優化并選擇合適的金屬材料。除此之外，線邊緣粗糙度也是影響電子表面散射和金屬線電阻率
• 關鍵字： 線邊緣粗糙度  LER  先進節點  半導體的性能